[금속 공정] 훈련 1 : Schottky & Ohmic Contact, 쇼트키 & 오믹 접합/ 접합 시 에너지 밴드 다이어그램을 그리는 방법 -동종접합 편-

캡틴 딴딴 2022. 6. 17. 14:56

여러분들 최근 여러분들이 소자, 공정 뿐만 아니라 공부를 정말 열심히 하시는 것 같아 뿌듯합니다. 질문들 중에서 반도체 물리관련 질문들도 상당부분 차지하다 보니 이 부분들을 다루어야 겠다는 생각이 강하게 들었습니다.

오늘 다룰 내용은 Schottky & Ohmic Contact 입니다. 내용을 다루기 앞서, Junction이 이루어질 때 에너지 밴드 다이어그램에 대해서 이야기를 나누어보도록 하겠습니다.

[질문 1] 동종접합(Homo Junction)과 이종접합(Hetero Junction)에 대해서 이야기해보세요.

접합에는 대표적으로 동종접합과 이종접합이 있습니다. 동종접합의 대표적인 예는 단결정 Si 내에 Dopant를 Implant를 진행한 PN Junction 입니다. 같은 재질의 반도체 내에서 서로 다른 전기적 특성을 가지는 영역의 접합이라 할 수 있습니다. PN Junction에서는 Depletion Region이 형성되고 그로 인해 Potential 기울기가 형성되면서 우리가 흔히 알고 있는 Field Effect 소자를 구현할 수 있었습니다. 이종접합은 동종접합과 달리 서로 다른 전기적 특성을 가지는 박막을 접합시켰을 때, Interface에서 매우 재밌는 일들이 일어납니다. 동종접합의 PN Junction은 공정변수를 통해 인위적으로 Interface 특성을 제어했다면, 이종접합은 각 소재 특성에 따라 Interface 특성이 달라집니다. 이종접합은 Thin Film을 Channel로 하는 TFT를 예로 들 수 있으며, 그 외에도 박막간의 물리적 Stress를 완화하는 에피층과 같은 Buffer Layer가 대표적인 예라고 할 수 있습니다.

쉬운 예 : MOSFET에 Horisontal Profile은 Homo Junction 입니다. N-type Source / P-type Si Sub. / N-type Drain. Gate를 포함한 Vertical 영역은 Hetero Junction 입니다. Metal - Oxide - P-type Sub. 그리고 우리가 흔히 알고 있는 Schottky Contact, Ohmic Contact은 Metal과 Si이 접합 할 때, 나타나는 대표적인 접합 특성입니다.

★동종 접합 : 에너지 밴드다이어그램 그리기 꿀 Tip!★

① 평형 상태에서의 Fermi-Level (Ef)는 서로 일치한다.
② "각각의 Energy Band의 연장선이 맞닿는 Point Check!"
③ 이쁘게 그리기
④ (+) Bias가 인가되면 밴드가 아래로 내려감. 반대로 (-)면 위로 올라감

[교관 의견]
차근 차근 아래로 내려가면서 공부해보록 하겠습니다. 여러분들 이 4가지를 기억하면 소자의 동작이 어떻고 전자 혹은 정공 Carrier의 거동을 예측할 수 있는 역량을 기를 수 있습니다. 학부 때, 동기들과 함께 이것 저것 물질 겹쳐보면서 에너지밴드다이어그램을 그렸던 추억이 있습니다. 나중에 정말 필요한 역량이니 한 번 쯤 따라 해보는 것을 권장합니다.

Chap 1. 동종접합 (Homo Junction)에서 Band Diagram 그리기 (간략)

위의 그림과 같이 MOSFET 소자를 보면 NMOS는 n-p-n / PMOS는 p-n-p 구조를 가집니다. 물론 실제 반도체 Chip은 여러 가지 이유로 소자 구조가 더욱 복잡하지만 이 기본만 알고 있다면 충분히 이해할 수 있다고 생각합니다. 우리는 4단자 소자인 MOSFET은 Source/Body/Drain이 서로 Junction을 이루고 있습니다. 우리는 Junction 접합부에서 무슨 일이 일어나는지 너무 궁금합니다. 이 역량을 키운다면, BJT, HEMT, DMOS 등 여러 소자들의 동작원리를 이해하고 뿐만 아니라 Leakage, Vt roll-off 현상 또한 쉽게 이해하실 수 있을 것입니다.

위 그림에서 우리는 몇 가지 정보를 예측할 수 있습니다.
① 서로 다른 Doping type의 반도체가 있으니 계면에서 무슨 일이 벌어진다.
② n-type의 Ef와 Ec의 거리가 p-type의 Ef와 Ev 거리보다 더 큰 Gap을 가진다는 것은 n-type Si이 더 높은 농도로 도핑이 되었군. → "도핑 농도의 기울기가 있군"
③ 도핑농도가 낮은 쪽으로 Depletion Region이 확장되니 p- Si 쪽으로 Depletion Region이 더 크겠군.

먼저 각각의 영역에서 n+ doped Source와 P-doped Si Sub. 그리고 n+doped Si Drain이 있습니다. 그럼 다시 위로 올라가서 첫 번째 규칙 '평형상태에서는 Fermi-level (EF)은 서로 일치한다' 를 적용해봅니다.

Fermi-level (Ef)가 위 그림처럼 일치 됐습니다. 일치시키려면 p-type Si을 위로 올리거나 n-type Source/Drain을 아래로 내릴 수 있습니다. 상관없습니다. 어차피 Potential은 상대적인 것이니깐요. 동종 접합의 한 가지 특징은 에너지의 불연속점이 없다는 것입니다. (이종접합은 소재의 Workfunction이나, Doping 농도에 따라 에너지 불연속점이 생김. -이종접합 편 참고) 그래서 동종접합은 에너지 밴드 다이어그램을 그리기 쉽습니다!

두 번째 규칙 "각각의 Energy Band의 연장선이 맞닿는 Point Check!"

위와 같이 접합 이전에 Band가 정렬되어 있는 Point (Open Circle)을 표시한 뒤에 평형상태에서 Fermi-level이 일치하기 위해 에너지 밴드가 Shift한 만큼 Point (Closed Circle)를 이동해줍니다. 그리고 크게 그림을 그리는데 상관은 없지만 좀 더 세밀하게 분석하기 위해서 튜닝을 해줍니다.

"Depletion Region은 도핑농도가 작은 쪽으로 더 넓게 확장된다"

Source/Drain 쪽이 Body보다 높은 농도로 도핑되었기 때문에 Body 방향의 Depletion Width, Wpdep이 Source/Drain 방향의 Depletion Width, Wndep보다 더 넓다는 것을 표현했습니다. 마지막으로 Point를 지나도록 이쁘게 그리면 됩니다.

완성됐습니다. 위 그림이 바로 평형상태에서 MOSFET의 p-n-p 구조의 에너지밴드다이어 그램입니다. 가장 기본적인 구조의 에너지 밴드 다이어그램이지만 우리는 많은 것을 알 수 있습니다. Source/Body/Drain 계면에서는 PN Junction에 의해 Depletion Region이 형성되고, 보시는 것과 같이 에너지 밴드의 구부림 (Bending)이 있다는 것은 Potential의 기울기가 있다는 것을 의미하고 이 영역에서는 Electric Field가 존재한다는 것을 의미합니다. 즉, Depletion Region 내에서 불순물 고정전하에 의해 전계가 형성된 것입니다. 그로 인해, Built-in Potential Barrier, qVbi만큼의 전위장벽이 생기고 이로 인해 Carrier가 쉽게 Source에서 Drain으로 이동할 수 없는 것입니다. 한 가지 더 주목 할 점은 우리는 도핑농도를 고려해서 Point를 Shift했습니다. 그 결과 p-type Body 영역보다 n+ Source/Drain 쪽이 더 크게 Bending이 형성되고 이는 Electric Field가 더 강하다는 것을 알 수 있습니다.

그렇기 때문에 Source/Drain이 Body와 Junction을 이루고 있는 부분에서 항상 이슈가 발생하는 것입니다. Hot Carrier Effect, DIBL, GIDL, Subthreshold Current들이 발생하는 것입니다. 그래서 개선 공정 또한 Lightly Doped Drain (LDD), Retrograde Body Doping Profile, Pocket Implant 등 모두 이 영역을 Engineering 함으로써 Electric Field를 완화시키고, Leakage나 Performance Issue를 개선하려고 노력한 것이지요.

4번째 규칙 "(+) Bias가 인가되면 밴드가 아래로 내려감. 반대로 (-) Bias가 인가되면 위로 올라감. 상대적"
우리는 대표적인 Short Channel Effect 중에서 Vt roll-off 현상 중 하나인 Drain Induced Barrier Lowering, DIBL에 대해서 예를 들어보겠습니다. 자세한 내용은 반도체 소자 카테고리 Leakage Reduction Technique를 참고해주세요. Drain에 (+) Bias가 인가됐을 때, 위와 같이 Drain 쪽 Band가 아래로 내려갑니다. 그러면서 Drain에서 Channel 방향으로 Depletion Region이 확장됩니다. Depletion Region이 확장된다는 것은 Depletion Region 내에 전계가 형성됨을 의미하고 위 그림과 같이 Potential 기울기가 생기게 됩니다. 그러다가, 결국 Depletion Region 이 Source 쪽에 Potential Barrier를 잠식하게 되면서 기존의 Built in Potential 보다 낮은 장벽에 생기게 됩니다. 이 말은 Gate Voltage의 구동력 Controlbility가 저하됨을 의미합니다. 작은 Gate 전압에도 전위 장벽을 낮춤으로써 Performance를 향상시킬 수 있다고 생각할 수도 있지만, Channel이 짧아지면서 Vt가 Drain Voltage에 영향을 받게 되고, 결국에는 Off 상태나 Standby 상태에서도 Leakage Current가 증가하는 이슈가 발생하게 되는 것입니다.

금일은 동종접합에 대한 Band Diagram에 대해서 다루어보았습니다. 다음 장에서는 이종접합의 Band Diagram에 대해서 다루도록 하겠습니다. 여러분들이 Band Diagram을 그릴줄 알면, 나중에는 머릿속으로 Doping Type이나 Metal / Semiconductor의 일함수만 봐도 머릿속에 저절로 그림이 떠오르면서, 소자 동작원리나, 전류 특성에 영향을 미치는 요소들을 이해하는데 수월해질 것입니다.

꼭 한 번 그려보시길 바랍니다. 그럼 이상.
충성!
From 교관 홍딴딴

그리드형(광고전용)

저작자표시