RF Sputtering은 DC Sputtering과 달리 절연막 Target을 Sputtering 할 수 있다는 특징을 가집니다. 반도체 제조공정에서 IMD/ILD 층에 Contact/VIA Hole을 형성한 후, Barrier Metal을 증착하기 전에 VIA 하부 막의 금속 표면에 존재하는 자연 산화막을 제거해주어야 합니다. 그렇지 않게 되면 Contact 저항이 증가하는 이슈가 발생합니다. RF Sputtering은 이러한 이러한 이슈 발생 시, 절연막을 Sputtering을 통해 제거하여 개선할 수 있습니다.
[면접관 Q2.] DC Sputtering은 절연막 Target을 Sputtering 할 수 없는 이유에 대해서 설명해주세요.
절연막 표면을 Sputtering 하기 위해서 절연막 Target이 Loading된 Cathode에 음전압을 인가할 경우, Ar+ 양이온이 표면에 Charge-up 됩니다. 양전하로 Charging된 절연막 Target 표면의 전위가 상향되면서 Plasma 내 Ar+양이온은 Cathode로 지속적으로 가속되어 충돌할 수 없게 됩니다. 더 이상 충돌이 일어나지 않게 되면, 2차전자의 방전이 일어나지 않아 Plasma를 유지할 수 없고, 더 이상 Sputtering도 일어나지 않습니다.
Plasma 유지를 위해서는 Target에서 전자를 지속적인 공급을 통해, Ar+이온을 중성화 시켜 표면으로부터 이탈시켜야 Sheath Potential이 유지되고 양이온에 의한 Sputtering이 가능합니다. 하지만 절연막 Target은 음의 전압을 인가하더라도, 절연막 표면으로 전자를 공급할 수 없어 Plasma를 유지하기 어렵고, Sputtering 또한 중단됩니다.
▼ ▼ ▼ DC Sputtering 부도체 Target Sputtering이 어려운 이유 ▼ ▼ ▼
[면접관 Q3.] RF Sputtering은 절연막 Target Sputtering이 가능한 이유를 설명해주세요.
RF Sputtering은 Wafer와 Target에 (+) / (-) 교류 전압을 인가합니다. (13.56MHz 교류) 고주파 전위를 인가하면, Target 전극에 (+) 전위가 인가되는 짧은 주기 동안, 표면에 쌓여있던 Ar+ 이온을 표면으로부터 밀어내고, 동시에 Plasma 내 전자를 표면으로 끌어오면서 Charging된 Ar+이온을 중화시킵니다. 따라서, Ar+ Charging 문제를 해결하면서 안정적으로 Plasma 생성을 위한 방전 Mechanism이 유지되고 Sputtering이 가능하게 됩니다. 이러한 특징으로 VIA 형성 후 Barrier Metal 증착 이전에 In-situ로 자연산화막을 제거해주기 위해 RF Bias Sputtering이 적용됩니다.
Reactive Sputtering의 경우 Target과 동일한 단일 성분의 금속박막이 아닌 TiN 과 같은 혼합물 형태의 금속박막을 형성할 때 사용하는 방식입니다. TiN 증착 시, Ti Target을 사용하여 기존의 DC Sputtering 방식을 진행하며, Chamber 내부에 Nitrogen gas를 주입합니다. Ti 원자가 Sputtering 되어 Wafer 표면으로 이동하면, 질소 Gas 원자와 반응하여 TiN 금속 박막을 형성합니다. 이러한 방식을 Reactive Sputtering 방식이라 합니다. Reactive Sputtering 방식
[면접관 Q5.] Reactive Sputtering에서 박막 형성에 주요 공정 변수에 대해서 설명해주세요.
Reactive Sputtering을 통해 형성된 TiN은 Sputtering된 Ti 원자와 질소 Gas 원자의 반응으로 형성됩니다. 이때 중요한 변수는 바로 N2 가스 분압, 챔버 압력, Sputter Power, Wafer 온도에 영향을 받습니다.특히 N2 Gas의 분압에 따라서 TiN 박막의 조성비를 제어할 수 있습니다. 일반적으로는 Ar과 N2 비율을 1:1로 주입합니다. Nitrogen 분압이 높아질수록 TiN 화합물의 N의 조성이 커지게 됩니다. Nitrogen의 분압이 높아지면서, Ar 기체의 분압이 작아지게 되고 Plasma Density가 작아지게 되면서 Deposition Rate.이 감소됩니다. 실제로 Nitrogen 분압을 높일 경우, Plasma를 유지하기 위해 더 높은 방전개시전압이 요구되며, 높은 DC Bias Power를 인가해주어야 합니다. Nitrogen 농도에 따른 Depo.rate
[면접관 Q6.] TiN 막질은 보통 어떤 용도로 사용하는지 알고 있나요.
TiN 막질의 경우, Contact/VIA Hole에서 Tungsten Plug 형성 시 하부 Si과 Metal 과의 반응과 확산 방지를 위한 Barrier Metal로 사용됩니다. TiN의 확산방지 특성은 Salicied 공정에서도 사용됩니다. Salicide 공정은 Metal과 반도체 사이의 Contact 저항을 낮추어 주기 위해 TiSi2 or CoSi2 같은 Silicide 층을 형성해줍니다. 이때, 금속막이 산화되는 것을 방지하기 위한 목적으로 TiN Capping Layer가 사용됩니다. 그 외에도, 미세 소자에서 Vth를 제어하기 위한 Workfunction Metal Layer(WFM) 역할로 TiN 막이 사용됩니다.
[면접관 Q7.] Barrier Metal에 대해서 질문을 드릴거에요. Barrier Metal 형성 시 중요한 공정 지표는 무엇일까요.
미세 공정에 따라, Metal Line 선폭은 점점 더 미세해지고, RC Delay를 줄이기 위해 층간 기생 Cap.성분을 최소화 목적으로, ILD/IMD 두께는 두껍습니다. 즉, Contact/Via Hole의 Aspect Ratio가 점점 더 커지고 있다는 것을 의미합니다. 이에 따라 CNT/Via Hole에 Barrier Metal을 점점 더 균일하게 채우기 어렵습니다. 공정이 미세해지면서 Barrier Metal 증착 공정에 있어서 우수한 Step Coverage 성능을 요구하고 있습니다. 따라서, 기존 Lagacy 공정에서는 Reactive Sputter 방식으로 TiN Barrier Metal을 증착했다면, 현재는 Step Coverage가 우수한 CVD 방식으로 Barrier Metal을 형성합니다. Barrier Metal Cross Section
[면접관 Q8.] 재료공학과를 전공하셨군요. 혹시 CVD로 TiN 증착을 위한 반응식을 판서로 작성해보세요.
CVD TiN은 High Aspect Rato의 Narrow Profile VIA/CNT Hole에 Uniform Film을 형성할 때, 주로 사용됩니다. Sputter와 달리, 판서에 적힌 TDMAT (Ti(N[CH3]2)4 반응 Gas를 주입하여, 화학적 반응을 수반하여 막질을 형성합니다. CVD로 TiN을 형성할 경우, 우수한 Step Coverage와 Low Stress의 막질을 형성하고, TiN은 Amorphous의 결정 구조를 가지기에 우수한 Diffusion Barrier 능력을 가집니다. 하지만 TiN 막질의 경우, Carbon 함유량이 높고, 외부 노출 시 쉽게 산화되어 TiN 막질 자체 저항이 높다는 단점을 가집니다.
[면접관 Q9.] Barrier Metal 소재 자체의 Requirement에 대해서 설명해주세요.
Barrier Metal의 경우, 본연의 역할을 잘 수행하는지 평가해야 합니다. Barrier를 통한 확산이나 추가적인 반응이 일어나면 안 되고, 우수한 Adhesion 특성, Electro Migration / Stress Migraion과 같은 Thermal 및 Mechanical Stress에 대한 저항성이 우수해야 합니다. 실제로 Stress Migration 특성을 우수하게 하기 위해 Barrier Metal Structure를 변경하는 것으로 알고 있습니다. 마지막으로, Barrier Metal 자체 비저항과 Contact 저항이 작아야 합니다. 공정이 점점 더 미세해지면서, 3nm node 이하부터는 BM/Cu 같은 Metal 구조는 Barrier Metal의 저항이 커서 더 이상 적용하지 못하여, Thin Barrier Metal을 사용하거나, Schottky Barrier Height가 낮은 BMless Low SBH 소재들이 활발히 연구되고 있습니다.
[면접관 Q10.] PVD 공정의 경우 Step Coverage를 개선하기 위한 기술에 대해서 설명해주세요.
PVD 공정의 경우, CVD 대비 Step Coverage가 우수하지 못 합니다. 그래서 PVD 공정에서 Step Coverage를 개선하기 위한 여러 방법들이 적용됩니다. 대표적인 방법이 바로 Collimator입니다.Target과 Wafer 사이에 HoneyComb 모양의 구멍이 뚫린 원판을 배치시켜, 특정 입사각을 가지고 Sputtering된 Target 원자는 Collimator에서 걸러지게 됩니다. 이후 수직으로 입사되는 금속 입자만 Wafer로 이동하여 증착됩니다. 하지만 이 같은 경우는 낭비되는 Target의 소모량이 많고, Step Coverage의 큰 개선은 High Aspect Ratio의 Profile에서는 개선효과가 미흡한 것으로 알고 있습니다.
[면접관 Q11.] PVD 공정 Step Coverage를 개선시킬 수 있는 다른 방법은 없을까요.
Step Coverage를 개선시킬 수 있는 방법 중 Ionized Magnetron Process (IMP) 방법에 대해서 간략하게 설명드리겠습니다. IMP 공정은 RF Power Supply Coil로 부터 방출된 Hot Electron이 Target에서 Sputtering된 금속 입자와 충돌하여, 금속 원자를 이온화 시킵니다.그리고 Wafer에 Negative Bias Power를 인가하면, 양이온화된 금속 이온이 직진성을 가지고 Wafer로 입사되기 때문에, Step Coverage를 크게 향상시킬 수 있습니다. Target에 대한 효율도 우수하며, VIA/Hole 상부 Overhang 제거 효과도 가지고 있어 Step Coverage를 극대화 시킬 수 있습니다.
[면접관 Q12.] 재료전공이시니 CVD로 Plug W을 형성할 때, 재료공학적 관점에서 물질 자체 특징을 설명해주시겠어요.
CVD는 우수한 Filling 특성을 가지기에, VIA / Contact Hole을 채울 때 매우 강력합니다. CVD Plug W의 경우 화학반응으로 W Film을 증착하게 되는데, CVD 텅스텐 막질은 SiO2나 Nitride 같은 Dielectric이 하부막에 있을 경우, Nucleation이 잘 형성 되지 않는 특징을 가집니다.따라서 TiN 하부막이 Barrier Metal의 역할과 Nucleation Seed 역할을 동시에 함으로써 CVD W 막질을 형성할 수 있습니다. 그 외에도 텅스텐 플러그는 열적으로 안정성이 매우 우수하며, 증착 시 Conformal Step Coverage 특성과 Low Stress, 우수한 Electro Migration특성 마지막으로 Corrosion 저항성이 높은 특징을 가집니다.
[면접관 Q13.] 금속 배선 간 배선을 연결해주는 것을 우리는 Plug라고 해요. Plug를 형성하는 공정에 대해서 간략하게 설명해주세요.
금속 배선 간 연결을 위한 Plug는 보통 텅스텐(W) 금속을 사용합니다. CVD 방식으로 형성하기 때문에 주요 증착 메커니즘은 바로 흡착과 반응입니다. ① 먼저 Shower Head를 통해 Chamber 내부에 반응 Gas가 주입되면, ② 확산에 의해 Gas가 Wafer 표면으로 이동하게 됩니다. ③ 표면에서 반응 Gas가 선 증착되어 있던 TiN Barrier Metal과 흡착되고 표면에서 확산이 일어나게 됩니다. ④ 동시에 표면 반응이 일어나고, 반응으로 인한 생성물(Byproduct)은 휘발성을 가지기에 탈착되면서 Chamber 내부로 배기됩니다.
[면접관 Q14.] CVD W 형성 반응식 판서를 사용해서 설명해주세요..
(끄적끄적) ① 2WF6 (gas) + 3SiH4 (gas) → 2W (Film) + 3SiF4 (gas) + 6H2 (gas) ② WF6 (gas) + 3H2 (gas) → W (Film) + 6HF(gas)
설명드리겠습니다. CVD W의 경우, 2가지 Step으로설명드릴 수 있습니다. 첫 번쨰는 Nucleation 단계입니다. 앞서 설명드렸다시피, W의 Nucleation은 SiO2나 Nitride 상이 아닌 TiN 상에서 결정핵이 생성됩니다. 두 번쨰로 핵 생성 이후에는 W이 Bulk형태로 W 막이 성장됩니다.
[면접관 Q15.] CVD W 의 단점도 설명해주세요.
앞서 말씀드렸다시피, CVD W의 경우, Oxide나 Nitride를 하부막으로 둘 경우 Adhesion 특성이 좋지 않아 막 형성 불량이 발생할 수 있습니다. 뿐만 아니라, W 막질 형성을 위한 반응 과정에서 Fluorine이 발생하여, Al이나, Ti Film과 반응하여, 막 특성을 저하시킵니다. 물질 자체 특성으로는 쉽게 산화되어 비저항이 증가할 수 있으며, 미세화가 되면서 높은 저항을 가지기에, 기생저항의 증가로 IC 내 RC Delay가 커지는 이슈가 존재합니다.
[면접관 Q16.] CVD W 막질을 증착하는 방식에 대해서도 알고 있나요.
자세한 내용은 모르지만, 2가지 정도가 떠오릅니다. 첫 번째는 Full Coverage W인 FCW 방식입니다. 이 같은 경우는 Wafer Edge Exclusion (WEE) 없이 Wafer 전면에 W막을 형성하고 CMP로 연마하는 방식입니다.두 번째는 Shadow Ring W인 SRW 방식으로 Wafer Edge에 Clamp가 장착되어, Wafer Edge Exclusion (WEE)가 형성되는 것이 특징입니다. Etch-back으로 평탄화하는 것으로 알고 있습니다.
[면접관 Q17.] 금속 배선 물질의 Requirement에 대해서 설명해주세요.
금속 배선은 IC 내 Signal과 Power를 전달하는 역할을 수행합니다. 금속 배선 물질의 요구사항은 낮은 비저항, 높은 화학적 안정성, Oxide와의 우수한 Adhesion 특성, Sputtering의 용이성과 High Deposition Rate 등이 요구됩니다.
알루미늄은 대표적인 금속 배선 물질로, 오랜 기간 반도체 금속 배선으로 사용되었으나 미세화에 따라 저항이 높고, Electro-Migration의 저항성이 취약하며, 여러 반응을 거치면서 Cu, Fluorine 등과 반응하여 Corrosion이 일어나고, 물성 자체의 Melting Temp.가 낮아 SM(Stress Migration) 특성이 취약하여 Hilock 형성 등이 일어나 다양한 불량을 초래합니다.
[면접관 Q18.] Metal Sturcture에 대해서 설명해주세요. (상/하부막 목적 및 역할)
Metal 구조는 보통 Ti/TiN/Al/TiN , Ti/Al/Ti/TiN 등과 같이 목적에 따라 Metal 상하부막의 구조적 차이가 있습니다.
Al 하부막은 Ti, TiN, Ti/TiN의 Barrier Metal를 사용합니다. 이는 하부 Plug W 막 내부의 Fluorine, 'F'이 Al 내부로 침투하여 반응하면서 AlF3의 Corrosion을 일으키는 것을 방지할 수 있습니다.따라서 Al 하부에 Ti를 적용시킴으로써 Al과 반응하여, TiAl3 화합물을 형성하게 되고, TiAl3는 금속 배선의 저항이 증가하나, EM, SM 특성을 향상시킬 수 있습니다.
상부막의 경우, 후속 공정과 관련이 있습니다. Al의 경우 반사도가 매우 높습니다. 따라서, 후속 공정 시 Photo 공정 Align 과정에서 빛의 반사를 일으켜, 비노광 영역까지 감광되면서 원하지 않는 Profile을 얻게 됩니다.이러한 경우, Metal Etch 후 Metal Line의 Side가 부분적으로 Etching되는 Notching이 발생할 수 있습니다. 따라서, Al 상부막은 이러한 Notching을 개선하기 위해, Al의 반사도를 낮추는 반사 억제 역할을 하며, 막질 자체의 Hilock 성장을 방지하는 역할도 합니다.
메탈 공정 2편이 끝났습니다. 생각보다 양질의 기출질문과 예상질문들이 많아서 양질의 답변으로 대응하려다 보니 시간이 조금 오래걸리네요 ㅎㅎ..
