Short Channel Effect에 대한 정리가 마무리됐습니다. Short channel effect를 억제하기 위해 방법들이 머리속에 그려지시나요. 이제는 더이상 공정으로 억제하기 어렵다 보니 새로운 구조의 소자가 도입되었습니다.
[지난 교육 review] 이전 교육에서는 반도체 소자의 dimension이 작아지면서 생기는 이슈에 대해서 다루어보았습니다. 그 중 subthreshold slope이 "60mV/decade"의 한계를 가진다는 것을 알고 계실 것입니다. 이 의미는 즉, Threshold voltage, Vt와 off state current (Ioff)와의 경쟁이라고 경쟁이라고 생각하시면 됩니다. 잠깐 요약하자면, Drain saturation current를 높이기 위해서는 threshold voltage, Vt를 낮추어야 합니다.
Drain current를 높이기 위해서 threshold voltage를 낮추었습니다. threshold voltage를 낮춘다는 것은 Id-Vgs curve가 좌측으로 시프트 하는 것을 의미합니다. 좌측으로 shift하면서 저전압으로 높은 drain current를 얻을 수 있지만, 우리는 Slope가 60mV/decade로 고정되어 있다는 것을 알고 있습니다. 그래서 slope는 고정된 상태로 shift하게 되면서 off current는 크게 향상되는 것읋 알 수 있습니다. 이것이 스마트폰을 쓰지도 않음에도 불구하고 끊임없이 전력소모가 되는 이유입니다.
이번 교육에서는 on current를 높게 유지하면서, off current를 줄이고 60mV/decade의 한계를 극복하기 위한 기술에 대해서 다루어보도록 하겠습니다.
질문 1]. Subthreshold swing 값을 감소시킨다는 것은 무엇을 의미하는지 설명해보세요.
Subthreshold swing, SS는 drain current를 10배 향상시키기 위한 gate voltage의 최소 전압을 의미합니다. 즉, subthreshold swing 특성이 우수하면 매우 전달특성에서 매우 steep한 slope 특성을 가지므로 소자의 우수한 on/off 특성을 의미합니다. subthreshold swing 값을 감소시키기 위해서는 낮은 threshold voltage와 높은 on current를 유지하면서 off current를 최소화 시켜야 합니다. 그러기 위해서는 기존 Field Effect, 전계효과로 구동하는 MOSFET에 새로운 메커니즘을 도입한 소자들이 연구개발 중에 있습니다.
[꼬리 1-1]. Subthreshold Swing, SS가 60mV인 이유에 대해서 설명해보세요 (복습)
Field Effect 전계효과로 구동하는 MOSFET의 Subthreshold swing 특성은 60mV의 한계를 갖는다고 말씀드렸습니다. 그 이유는 MOSFET 구조에서 Source의 전자가 Channel로 diffusion mechanism에 의해 주입되기 때문입니다. diffusion으로 캐리어가 주입된다는 것은 우리가 bias를 인가하여 제어할 수 없음을 의미합니다. 그래서 최근 MOSFET 소자의 연구는 이러한 diffusion에 mechansim에 의한 전류 성분을 새로운 mechanism을 도입하여 subthreshold 특성을 향상시키기 위해 노력중입니다.
[꼬리 1-2]. 새로운 mechanism이라고 했는데 한 번 설명해보세요.
첫 번째는 impact ionization mechanism을 이용한 소자 iFET입니다. Drain에 높은 voltage를 인가하면 Si band에 심한 bending이 발생하고, pinch off 영역에서 impact ionization이 발생합니다. 즉, drain junction edge에서 electron-hole pair가 생성되고 impact ionization이 발생하여 On current가 급격하게 증가하면서 slope를 가파르게 형성합니다. 간단하게 drain 관점에서 설명하면, source에서 10개의 전자가 온다면(diffusion), pinch off 영역에서 impact ionization에 의해 1,000개의 전자가 오게 됩니다. 즉 electron source가 2개인 것입니다. 그래서 drain 단에서는 1,010개의 전자가 오기 때문에 on current가 급격히 증가하게 되면서 slope이 60mV/decade의 한계를 극복할 수 있는 것입니다.
[꼬리 1-3]. 말씀하신 impact ionization mechanism은 어찌보면 short channel effect에 해당하는 것 같은데 무엇이 다른지 설명해보세요.
impact ionization mechanism을 이용한 iFET 소자는 기존 MOSFET과 다른 구조를 가집니다. source와 drain을 같은 type의 doping을 하는 것이 아니라 서로 다른 type으로 도핑을 수행합니다. 이러한 구조를 택한 이유는 Complementary I-MOS를 구현하기 위함입니다. gate가 p+side에 있으면 PMOS 동작, n+쪽에 있으면 nMOS 동작을 합니다. 앞서 말씀드렸듯이 gate의 위치에 따라 impact ionization이 발생하는 영역이 달라집니다. diffusion mechanism만으로는 slope가 낮습니다. impact ionization을 통해 매우 가파른 slope을 얻을 수 있습니다. 그래서 최근 학술논문에서는 60mV/decade를 5mV/decade까지 낮춘 연구결과가 있습니다. 하지만 면접관님께서 말씀하신 것처럼 I-MOS는 단점을 가지고 있습니다. impact ionziation을 일으키기 위해서는 동작전압이 커야 하며, 대표적인 short channel effect인 hot carrier를 많이 생성하기 때문에 소자가 빠르게 aging 되는 이슈가 존재합니다. 따라서, I-MOS는 reliability와 high voltage 두 가지의 이슈가 양산하기 위해 반드시 해결해야 하는 과제라고 생각합니다.
질문 2]. Negative Capacitance FET에 대해서 설명 해보세요.
Subthreshold swing 값을 낮춰 60mV/decade의 한계를 극복하는 소자 기술 중 가장 활발히 연구되는 소자가 ferroelectric materials를 이용한 negative-capacitance FET입니다. Subthreshold swing 식을 보면 body factor 값이 존재합니다. body factor는 'm=1+Cdep/Cox' 입니다. negative capacitance FET은 말 그대로 capacitance 값을 음의 값을 취함으로써, body factor, m을 1보다 작게 만듦으로써 subthreshold swing 값을 작게 만드는 방법입니다. 여기서 Cdep은 기생캐패시턴스로 depletion capacitance와 source/drain의 junction capacitance 값의 합입니다. negative capacitance 값을 만들기 위해서는 새로운 소재가 도입됩니다. HfO2에 지르코늄(Zr)을 도핑하면 HfZrO (HZO)가 되고 Zr의 도핑농도에 따라 강유전체 ferroelectric 특성을 가지는 소재가 됩니다. 강유전체가 되면 polarization과 electric field 사이에 히스테리시스가 생기게 되고 마이너스 slope을 가지기 떄문에 negative capacitance 구현이 가능해집니다. 그래서 60mV×(1-0.5)=30mV/decade까지 낮출 수 있습니다. 요즘 전자소자 분야에서 가장 핫한 이슈가 바로 negative capacitance FET이라 할 수 있습니다.
Negative Capacitance FET "NC-MOS를 이해하기 위해서는 Ferroelectric 특성을 이해하셔야 하는데 관련 내용은 소재 부분에서 자세히 다루도록 하겠습니다."
Negative capacitance를 갖게 되는 식에 대해서 간단하게 명시해놓겠습니다. 참고해주세요.
질문 3]. Silicon on Nothing, SON에 대해서 설명 해보세요.
SON 기술은 Silicon에 empty space 빈 공간을 만드는 것입니다. MOSFET 소자의 leakage current는 보통 source-body-drain으로 흐르게 됩니다. 특히 gate에서 가장 먼 쪽에서 off state current가 흐르게 됩니다. 이를 제거하기 위해 silicon body에 구멍을 뚫습니다. silicon의 유전상수는 11.7입니다. 공기는 1입니다. 즉, 전기장의 분포가 11.7 : 1로 전기장의 밀도가 높지 않기 때문에 효율적으로 off state current를 차단할 수 있습니다.
Silicon on Nothing, SON
실리콘에 1차원 양자구멍을 만들고 100%의 수소분위기에서 800℃ 이상의 annealing 처리를 하면 silicon의 높은 migraion rate에 의해 위와 같이 호리병의 모양을 띠다가 결국 시간이 지나면서 void처럼 형성됩니다. SON 공정을 도입하면 source/drain 아래에 void, empty space silicon, ESS가 생기면 Off current를 차단하여 subthreshold swing 특성을 향상시킬 수 있습니다.
그 외에도 SCE를 막기 위해 Trench Transistor, Pillar Transistor가 있습니다. gate length는 동일하나 물리적으로 trench를 형성함으로써 gate length를 늘릴 수 있습니다. 아래에 보시는 것과 같이 trench 구조의 surface를 따라 carrier가 이동하는 charge path가 형성됩니다. 그래서 소자의 미세트랜드를 따라가면서 channel length를 3~5배 늘릴 수 있기 때문에 효과적으로 short channel effect를 최소화 할 수 있습니다. Pillar Transistor (or Trench Transistor)
질문 4]. Suspended gate MOSFET에 대해서 설명 해보세요.
Suspended Gate MOSFET은 기계적으로 on/off를 control하는 방식입니다. steep slope를 구현하기 위한 최초의 스위칭 기능을 가진 기계적 스위치입니다. 게이트에 용수철 같은 기능을 적용시켜 캔틸레버 cantilavor가 있어서 전류의 기계적으로 소자를 on/off 스위칭 합니다.
N. Abele et al. IEEE, 2005
질문 5]. Tunneling FET, TFET에 대해서 설명 해보세요.
"Tunneling FET에 관심이 있었고, 이에 대해서 다음 교육에서 상세하게 다루도록 하겠습니다. 이런 게 있다 정도로만 가볍게 숙지하고 넘어가주세요!"
Diffusion mechansim으로 캐리어가 채널에 주입되면 60mV/decade 이하의 소자를 구현할 수 없습니다. 하지만 source에서 channel로 전자가 주입되는 mechanism을 확산이 아닌 tunneling을 이용한 소자가 바로 Tunneling FET, TFET입니다. tunneling mechanism을 이용하면 off current를 낮춤으로써 60mV/dec 이하의 소자구현이 가능해집니다. TFET은 I-MOS와 마찬가지로 source/drain의 도핑 type이 다른 p-i-n 구조의 소자입니다.
금일 교육에서는 다양한 메커니즘과 다양한 구조의 소자를 알아보았습니다. 다음 교육 또한 SCE를 억제하기 위해 채택된 or 채택되었었던 or 연구가 진행중인 소자 기술에 대해서 다루도록 하겠습니다. 오늘 하루도 고생 많으셨습니다. 감사합니다. feat. 교관 홍딴딴
