티스토리

딴딴's 반도체사관학교
검색하기

블로그 홈

딴딴's 반도체사관학교

sshmyb.tistory.com/m

딴딴’s 반도체사관학교 반도체 취업전쟁, 훈련은 실전처럼! #반도체 취업소탕 프로젝트, 딴사관과 함께 하세요.

구독자
845
방명록 방문하기
공지 [딴딴핫플!] "가봤어!? 딴딴핫플!⋯ 모두보기
반응형

주요 글 목록

  • [딴사관 정주행 프로젝트] CMP 공정 + 세정공정, C&C Chap 1. 세정공정 기초Q1. 세정공정을 희망하시는군요. 세정 공정의 목적과 세정공정 엔지니어의 역할에 대해서 설명해주세요.Q2. 반도체 공정 상에서 발생할 수 있는 오염원에 대해서 알고 있는 것이 있다면 말씀해주세요.Q3. 여러 오염원들 중에서 본인이 생각하는 가장 Critical한 오염원이 무엇이라고 생각하시나요.Q4. 오염원에 따른 이슈에 대해서 설명해주세요!Q5. 세정 공정의 구분에 대해서 설명해주세요.Q6. 습식 세정과 건식 세정 중 무엇이 더 미세공정에 적합하다고 생각하시나요.Q7. RCA 세정에 대해서 간략하게 설명해주세요.Q8. 질화막이 제거되는 Chemistry를 설명해주시겠어요.Q9. Scrubber에 대해서 설명해주세요.Q10. Ozone Cleaning에 대해서 설명해주세요. [.. 공감수 1 댓글수 0 2024. 11. 27.
  • [딴사관 정주행 프로젝트] 반도체 공정 -"에치공정, 기초+심화 편" Chap 1. 식각공정 : 용어정리Q1. Etch Bias 설명하세요.Q2. 식각 공정 시 발생할 수 있는 Over Etch와 Under cut에 대해서 설명해주세요.Q3. Etch rate에 대해서 설명해주세요.Q4. Selectivity에 대해서 설명해주시죠.Q5. Etch Uniformity에 대해서 설명해주세요.Q6. Aspect Ratio에 대해서 설명해주세요.Q7. Loading Effect에 대해서 설명해주세요.Q8. 미세화에 따라 지향하고 있는 Etch Profile에 대해서 간략하게 설명해주세요.Q9. 에치공정에서 중요한 End Point Detection (EPD)에 대해서 설명해주세요. [식각공정] 훈련 1 : "Etching 공정, 용어정리"초미세 공정이 도입됨에 따라 작은 doma.. 공감수 2 댓글수 0 2024. 11. 26.
  • [딴딴's 비밀노트] Circuit Integration을 위한 PDK 요약 #06, 'Database' TLU (Table Look-up)Table Look-up (TLU) 파일에 대해서 알아보겠습니다. TLU 파일은 소자 Model을 정의하는 데 있어서 매우 중요한 파일입니다. 다양한 조건에 대한 Data를 미리 계산하여 Table 형태로 User에게 제공함으로써, Circuit Simulation이나 성능 분석의 효율성을 높일 수 있쬬.' 다양한 조건' 이라는 것은 무엇일까요.TLU 파일은 소자 특성에 대해서 전압, 온도, 그리고 소자의 Physical Dimension (Width/Length) 등 여러 조건을 고려하여, 전류, 전압 Table로 정리합니다. 즉, 다양한 조건에서 소자가 어떤 식으로 동작하는지 예측할 수 있도록 I-V 정보를 Table로 제공하는 것이죠.TLU 파일을 사용하면 장점이 .. 공감수 0 댓글수 0 2024. 11. 23.
  • [딴딴's 비밀노트] Circuit Integration을 위한 PDK 요약 #05편 : "SDC 파일" SDC file (Synopsys Design Constraints)SDC 파일은 Synopsys Design Constraints 혹은 Static Timing Constraints (STA)라고 하죠. STA는 특히 SDC 파일 내에서설정하는 구체적인 타이밍 제약 조건을 의미합니다. 이는 디지털 회로 설계에서 Timing 분석을 위해 필요한 다양한 제약 조건들에 대한 정보가 포함되어 있습니다. SDC 파일 내 제약 조건은 Clock 주기, 입력 및 출력 지연, 그리고 Data 경로 지연과 같은 Timing에 대한 요구사항을 명시합니다. 정확한 Timing 분석을 위해 EDA Tool이 설계를 분석하고 최적화 하는 데 필요한 정보를 제공함으로써 Timing 문제가 발생하는 것을 방지하죠. 뿐만 아니라.. 공감수 2 댓글수 0 2024. 11. 22.
  • [딴딴's 비밀노트] Circuit Integration을 위한 PDK 요약 - #04편, ".def 파일" DEF 파일 (Design Exchange Format).def file은 Design Exchange Format으로 IC를 Design 할 떄, Layout 정보를 포함합니다. 주요 정보는 Physical Layout 정보(회로 배치, 경로 및 구조), Interconnection(Device 간 전기적 배선 연결), 공정 제약 및 Tech 정보입니다. DEF 파일은 후속단계에서 GDSII 파일로 변환되어 Layout 정보를 포함하고 있는 Design의 Final Data로 사용됩니다. DEF File은 아래와 같이 6개의 구성이 있으며, 각 요소에서 포함하고 있는 정보는 다음과 같습니다.1. HEADER : 파일의 시작, Version과 같은 메타 정보 포함2. DATABASE : ASIC 또는 F.. 공감수 1 댓글수 0 2024. 11. 21.
  • [딴딴's 비밀노트] Circuit Integration을 위한 PDK 요약 #03편, "LEF, .tf File" LEF  "Library Exchange Format" or "Layout Exchange Format" 파일 LEF 파일은 일반적으로 Library Exchange Format 혹은 Layout Exchange Format으로, 반도체 설계 시 LEF 파일은 Cell Library의 Physical Layout 정보 및 Layer 구조와 같은 물리적인 정보를 포함하고 있습니다. PDK 제공 시 LEF 파일도 함께 제공되며, 반도체 설계 시 아래와 같은 Physical Design에 대한 정보를 제공하죠Layer Information : 각 Layer type (Metal, Cut, Via 등), Thickness, Electrical Charac. 등이 정의되어 있음.Cell Information : .. 공감수 1 댓글수 0 2024. 11. 20.
  • [딴딴's 비밀노트] Circuit Integration을 위한 PDK Summary #02편, '.v/ .vdh/ .lib/ .db’ 반도체 설계 과정에 필요한 다양한 Data File들.① .v file (Verilog File)PDK에서 '.v' file은 주로 Verilog 파일을 의미합니다. 디지털 회로 설계에서 Hardware Description Language (HDL)인 Verilog로 작성된 Code File입니다. Verilog는 하드웨어 설계자들이 디지털 시스템을 Modeling 하고 Simulation할 수 있도록 도와주는 언어입니다. '.v' file은 Logic Gate, Flip Flop, Multiplexer와 같은 기본적인 Digital Device로 구성된 Module이죠. Verilog File은 여러 모듈로 구성되어 있으며, 각 모듈은 입출력 Port를 가지며, 다른 모듈과의 연결을 통해 복잡한 설계.. 공감수 2 댓글수 2 2024. 11. 16.
  • [딴딴's 비밀노트] Circuit Integration을 위한 PDK Summary #01편 PDK (Process Design Kit)Fab에서 공정 개발이 완료되면 공정 엔지니어들은 반도체 설계자들이 특정 공정을 기반으로 직접회로를 설계하는 데 필요한 중요한 Resource인 PDK (Process Design Kit)을 제공합니다. PDK에는 다양한 요소들이 존재하지만, 대표적으로 몇가지 다루어보도록 하겠습니다.Design Rule특정 공정 node에서 IC를 제조할 때, 지켜야 하는 물리적인 제반사항이라고 할 수 있습니다. 배선의 min. Width/Length, Active Size, Well 간 min. Space, Device Pitch, Contact to Poly Space 등 공정 개발 시 소자의 특성을 Targeting하면서 정말 많은 조건들을 Split하여 평가를 진행하고,.. 공감수 2 댓글수 0 2024. 11. 15.
  • [딴딴's 비밀노트] C&C (Cleaning & CMP) 공정의 모든 것, 한눈에 이해하는 CMP 공정 여러분들, 면접을 앞두고 시간이 없으신가요?속성 시리즈로 포스팅을 시작하려고 합니다! 금일은 미세화에 따라 점점 더 중요해진 CMP 공정에 대해서 다루도록 하겠습니다.질문 0. Chemical Mechanical Polishing 공정에 대해서 설명하세요.CMP 공정은 Chemical Mechanical Polishing의 약자로 물리화학적으로 패터닝된 Wafer 표면을 연마하는 공정입니다. 반도체 제조 공정에서 Polishing Slurry를 이용하여 표면을 화학적인 반응과 기계적인 힘을 이용하여 Wafer 표면을 평탄화 하거나, 소자배선을 분리하는 기술입니다. 질문 1. Chemical Mechanical Polishing 공정이 중요성에 대해서 설명하세요.집적도가 향상되면서 Pattern Densi.. 공감수 1 댓글수 0 2024. 11. 13.
  • [딴사관 정주행 프로젝트] 플라즈마 (Plasma) 기초부터 심화까지. Plasma 기출 및 예상질문 (PT면접)Q1. Plasma 주제를 선택하셨네요. Plasma에 관해서 간략하게 정의해주세요.Q2. Plasma를 구성 입자들의 집합체라고 하셨는데, 그 구성입자들의 특징에 대해서 설명해주세요.Q3. Plasma의 생성 Mechanism에 대해서 설명해주세요.Q4. 전공이 물리학이시니, 파센 법칙(Paschen's Law)과 Plasma 관계를 설명해주세요.Q5. 판서를 활용하셔도 좋으니, 파센 커브를 그려보시고 그래프를 해석해주세요.Q6. 이온화 에너지 이상의 크기가 전달되어야만 Plasma가 발생한다는 말씀인데, 그럼 이온화 에너지 이하의 에너지가 인가되면 내부에서는 무슨 일이 벌어지나요?  [딴딴's 속성과외] #1편, "플라즈마, 3편으로 끝낸다." #Plasma .. 공감수 0 댓글수 0 2024. 11. 10.
  • [딴사관 정주행 프로젝트] 반도체 공정 - "증착공정, 기초+심화 편" Basic 01. Deposition 용어 정리Q1. Aspect Ratio에 대해서 설명해주세요.Q2. Step Coverage에 대해서 설명해주세요.Q3. Step Coverage에 영향을 미치는 요인에 대해서 설명해주세요.Q4. Sticking Coefficient 함수에 대해서 설명해보세요.Q5. Step Coverage와 공정 압력 간의 관계에 대해서 설명해보세요.Q6. 박막의 Stress에 대해서 설명해주세요.Q7. Deposition Rate에 대해서 설명해주세요. [증착공정] 훈련 1 : "Deposition 용어 정리"반도체 전공정에서 가장 높은 기술력을 요구하는 Deposition, 증착 공정에 대한 교육을 시작하겠습니다. [질문 1]. Aspect ratio 에 대해서 설명해주세요. .. 공감수 1 댓글수 0 2024. 11. 8.
  • [딴딴's 비밀노트] Back Side Power Delivery Network (BSPDN) -면접 준비용- [질문 1] Back-Side Power Delivery Network, BSPDN 기술에 대해서 설명해주세요.Back-Side Power Delivery Network (BSPDN)은 의미 그대로, 반도체 Chip의 후면에서 전력을 공급하는 기술입니다. 기존 반도체 공정기술은 Chip 상단에서 Power가 공급되었으나, 점점 더 고집적화 되면서 전력 공급과 연 관리에 대한 요구사항이 증가하면서 BSPDN이 획기적인 공정기술로 제안되었습니다. BSPDN은 Chip의 에너지 효율성을 높이고, 발열 감소, IR Drop 개선 등으로 기존 FSPDN (Front-Side Power Delivery Network) 대비 미세공정에 있어 훨씬 더 효율적인 전력 전달을 최적화 할 수 있습니다.[질문 2] FSPDN.. 공감수 2 댓글수 0 2024. 11. 7.
  • [딴사관 정주행 프로젝트] 반도체 공정 - "포토공정, 기초+심화 편" Basic 1. ArF-immersion, DPT, QPTQ1. ArF-immersion 공정에 대해서 설명하세요.Q2. 물을 매질로 사용하면 어떤 효과가 있는지 설명해보세요.Q3. ArF-i 공정에서 Resolution이 향상되는 메커니즘에 대해서 설명하세요.Q4. ArF-i 공정에서 발생할 수 있는 불량 이슈에 대해서 설명해주세요.Q5. ArF-i 공정에서 발생한 불량이슈를 개선할 수 있는 방법에 대해서 알고 있나요.Q6. Double Patterning Tech (DPT) 공정에 대해서 설명하세요.Q7. Quadruple Patterning Tech (QPT) 공정에 대해서 설명하세요.  [포토공정] 훈련 9 : "ArF-immersion, DPT, QPT에 대해서 설명하세요"드디어 여러분들은 중위.. 공감수 2 댓글수 0 2024. 10. 31.
  • [딴사관 정주행 프로젝트] 반도체 공정 - "포토공정, 기초 편" 직무면접을 앞둔 분들을 위해 단위 공정별 Summary 게시글을 작성하고자 합니다.많은 글들을 보기에 어려움이 있었죠?좋은 결과 있길 바라겠습니다! Basic 1. 포토공정 기본 질문Q1. 포토공정에 대해서 설명하세요.Q2. 포토공정의 Process에 대해서 설명해주세요.Q3. HMDS가 무엇이죠?Q4. PEB(Post-Exposure Bake) 공정의 필요성에 대해서 설명하세요.Q5. Photoresist에 대해서 설명해주세요.Q6. Develop Mechanism에 대해서 설명해주세요.Q7. Positive PR & Negative PR의 차이점에 대해서 설명해주세요. [포토공정] 훈련 1 : "포토공정에 대해서 설명하세요"][질문 1]. Photo Lithography 공정에 대해서 설명하세요.Ke.. 공감수 2 댓글수 1 2024. 10. 28.
  • [딴딴's 비밀노트] 차세대 공정 Tech Node 총정리 -6편- #Area Scaling + RC Delay를 낮추어라!, 소재의 혁신 + 신소재/재료 전공자들은 주목!! 보호되어 있는 글입니다. 공감수 1 댓글수 0 2024. 4. 22.
  • [딴딴's 비밀노트] MOSFET 소자 신뢰성 이슈 메커니즘 -2편-, #FN Tunneling, #Direct Tunneling 보호되어 있는 글입니다. 공감수 1 댓글수 0 2024. 2. 27.
  • [딴딴's 비밀노트] MOSFET 소자 신뢰성 이슈 메커니즘 -1편-, Band-to-Band Tunneling, BTBT / Avalanche 보호되어 있는 글입니다. 공감수 1 댓글수 0 2024. 2. 27.
  • [딴딴's 비밀노트] MOSFET 소자 신뢰성 이슈 메커니즘 -END-, 소자 열화 Mechanism #Gate Induced Drain Lea 보호되어 있는 글입니다. 공감수 1 댓글수 0 2024. 2. 27.
  • [딴딴's 비밀노트] 차세대 공정 Tech Node 총정리 -5편- #Low Power, 저전압 소자의 한계, '그 이유는 무엇인가' 첫 번째 Keyword Leakage Current, Short Channel Effect를 막을 수 없는 이유. 보호되어 있는 글입니다. 공감수 0 댓글수 0 2024. 2. 25.
  • [딴딴's 비밀노트] 차세대 공정 Tech Node 총정리 -4편- #Low Power, 반도체 소자는 어떻게 변화했는가. SCE의 허들을 넘어보자. 보호되어 있는 글입니다. 공감수 0 댓글수 0 2024. 2. 25.
  • [딴딴's 비밀노트] 차세대 공정 Tech Node 총정리 -3편- #High Performance, #High Mobility, #Low Vth, #Effective Width 보호되어 있는 글입니다. 공감수 0 댓글수 0 2024. 2. 24.
  • [딴딴's 비밀노트] 차세대 공정 Tech Node 총정리 -2편- #High Performance, "공정 엔지니어 관점 Logic Tr.의 Performance를 향상시켜라" - Gate Oxide Modulation, High-k Metal Gate (HKMG) 보호되어 있는 글입니다. 공감수 1 댓글수 0 2024. 2. 19.
  • [딴딴's 비밀노트] Planar/FinFET/GAA, 차세대 공정, Tech Node 총정리 -1편- #PPAct Summary, #High Performance, #Low Power, #Area Scaling, #Cost, #Time to Market 보호되어 있는 글입니다. 공감수 1 댓글수 0 2024. 2. 8.
  • [딴딴's 비밀노트] MOSFET 소자 - PT면접, 모르면 위험한.. 반도체 소자 Basic Summary -4편- #MOSFET 소자 Par 보호되어 있는 글입니다. 공감수 1 댓글수 0 2024. 2. 4.
  • [딴딴's 비밀노트] MOSFET 소자 - PT면접, 모르면 위험한... 반도체 소자 Basic Summary -3편- #MOSFET 소자 Parameter 보호되어 있는 글입니다. 공감수 1 댓글수 0 2024. 1. 30.
  • [딴딴's 비밀노트] MOSFET 소자 - PT면접, 모르면 위험한... 반도체 소자 Basic Summary -2편- #MOSFET 동작특성 보호되어 있는 글입니다. 공감수 2 댓글수 0 2024. 1. 29.
  • [딴딴's 비밀노트] MOSFET 소자 - PT면접, 모르면 위험한.. 반도체 소자 Basic Summary -1편- #PN_Junction 보호되어 있는 글입니다. 공감수 2 댓글수 0 2024. 1. 28.
  • [딴딴's 비밀노트] Threshold Voltage, Vth #2 : Surface Potential 보호되어 있는 글입니다. 공감수 1 댓글수 4 2022. 11. 6.
  • [딴딴's 비밀노트] Threshold Voltage, Vth #1편 : 'Flat Band Voltage' 보호되어 있는 글입니다. 공감수 6 댓글수 11 2022. 8. 23.
    728x90
    반응형
    문의안내
    • 티스토리
    • 로그인
    • 고객센터

    티스토리는 카카오에서 사랑을 담아 만듭니다.

    © Kakao Corp.