오늘은 MOSFET 특성 이해 및 Paramter 측정 방법 2편입니다. 기판전류, Gain Factor, Diffusion Size, Body Factor 마지막으로 Vth 측정법에 대해서 다루어볼 예정입니다.
[질문 1] MOSFET 소자에서 Substrate Current (Isub)가 흐르는 메커니즘에 대해서 알고 있나요.
MOSFET 소자의 Substrate Current 성분은 주로 Impact Ionization에 기인합니다. 충분히 짧은 Channel을 가진 MOSFET 소자에 높은 Drain Voltage를 인가하여 Saturation Region에서 동작하고 있다고 가정해봅니다. 이때, 채널 내 자유전자는 높은 Drain Voltage에 의해 형성된 강한 Lateral E-Field에 의해서 높은 에너지를 가지게 됩니다. 고온의 전자 일부는 Gate Oxide의 에너지 장벽을 넘어 Gate Oxide 내에 Trapping 되어 음전하로 작용되어 Vth를 높이고, 일부는 Impact Ionization에 의해 Electron Hole Pair(EHP)를 형성하게 됩니다. 생성된 EHP 중 전자는 Drain으로 이동하여 Drain Current(Ids)를, Hole은 Substrate로 이동하여 Substrate Current (Isub)를 만들어냅니다.
[꼬리 1.1] 이건 기본적인 질문일 수도 있겠네요. MOSFET 소자가 4단자인 이유에 대해서 설명해주세요.
넵 답변드리도록 하겠습니다. MOSFET은 Gate, Source, Drain, Body 4단자 소자입니다. MOSFET이 4단자 소자이어야만 하는 이유에 대해서 설명드리겠습니다. 이는 앞서 설명드렸던 Substrate Current의 Mechanism인 Impact Ionization 떄문이라고 할 수 있습니다. Gate는 Off인 상태에서 Drain Voltage를 인가한 상태를 우리는 Standby 상태라고 부릅니다. Standby 상태에서 Drain Voltage에 의해 높은 수평전계가 유되되고, 열적으로 발생한 열전자가 가속되어 Impact Ionization이 발생하여 EHP가 형성됩니다. 이때, 전자는 Drain으로 빠져나가면 되지만 Body 단자가 없다면 Hole은 빠져나가지 못하고, Body 내 Floating이 됩니다. Hole이 Floating 되면 Body에서 Ohmic 전압강하가 일어나게 됩니다. 즉, Well에 의도치 않은 전위가 형성된다는 것이죠. 그로 인해, MOSFET Well 구성에 존재하는 기생 BJT가 동작하여 의도하지 않은 전류 성분이 생기게 됩니다.
[꼬리 1.2] Substrate Current로 인한 MOSFET 소자 이슈는 무엇이 있을까요.
Substrate Current로 인한 MOSFET 소자 이슈는 앞서 설명드린 답변과 중복이 될 수 있겠네요. Substrate Current 성분은 전기적으로 중성인 Si 기판에 Ohmic 전압 강하를 일으킵니다. 그 결과 국부적으로 Substrate 내 전위가 달라지고, 심한 경우 Vbs 값이 양의 값을 가지게 되죠. 그렇게 되면 Source/Body/Drain NPN 또는 PNP Well 구조의 기생 BJT를 Forward Active 동작을 시키게 되고 의도치 않게 Drain Current(Ids0)가 증가하게 됩니다. (Ids0의 증가하게 되면 Isub 역시 증가함). Substrate Current (Isub)는 Parasitic BJT의 Base 전류가 되고 Parasitic BJT의 증폭에 의해 전체 Drain Current가 증가하여 결국 MOSFET 소자는 Junction Breakdown이 일어나게 됩니다. Substrate Current (Isub) Equation
[꼬리 1.3] Substrate Current은 어떻게 측정할 수 있나요.
측정 방법은 간단합니다. 우선 Sourec와 Bulk 단자에는 Ground를 인가합니다. Drain Voltage, Vds는 VDD를 인가한 상태에서 Gate Voltage를 Sweep 시킵니다. 이후 Bulk에 흐르는 Current를 측정하고 Isub-Vgs Curve에서 Isub의 Maximum 값을 추출하여 단위길이로 환산하면 Substrate Current 값을 확보할 수 있습니다.
Substrate Current, Isub (1) Vs = Vb = GND (2) Gate Voltage Forcing (Vgs Sweep : ex. 0 ~ 15V) Drain Voltage Force (Vds = ex. 5V) (3) Bulk Current Measure (Isub) (4) Isub-Vgs Curve에서 Isub Maximum 값 추출 (5) 단위길이 W=1um로 환산하여 Substrate Current 계산
[꼬리 1.4] Substrate Current 측정을 통해 얻을 수 있는 또 다른 Insight가 무엇이 있을까요.
Substrate Current를 통해 Gate Oxide의 Quality를 평가할 수 있습니다. Oxide Quality를 평가하는 대표적인 방법 중 하나는 바로 Charge Pump 방법입니다. Charge Pump 방식을 통해 특정 주파수를 가지는 Pulse를 Gate에 인가하여, Interface 내 Trap을 충방전 시키고 이때 흐르는 Substrate Current를 측정함으로써 Interface Trap Charge Desnity인 Nit, Dit를 추출하여 Oxide의 Quality를 평가할 수 있습니다. 또한, HCI 평가에서 Isub-Vgs Curve를 측정하고 Isub Maximum일 때의 Gate Voltage를 Stress Vg 값으로 설정하여 HCI를 펴가합니다. (신뢰성 게시글에서 자세히 다루도록 하겠습니다ㅎㅎ)
[질문 2] MOSFET 소자의 Gain Factor에 대해서 알고 있나요.
MOSFET 소자의 Gain Factor (K)는 공정변수와 설계변수로 구분할 수 있습니다. 공정변수는 Carrier Mobility (μ), Dielectric Constant (εox), Oxide 두께 (Tox)입니다. 설계 변수는 Tr.의 Active Width/Length 로 구성됩니다. Gain Factor가 크면 클수록 Gate Voltage가 증가할수록 Saturation Current (Idsat)는 더 큰 폭으로 증가하게 됩니다. 즉, Gain Factor가 클수록 MOSFET 소자의 증폭되는 전류량이 크다는 것이고, 동일 전압에서 소자의 Current Performance가 우수하다는 것을 의미합니다.
Gain Factor
[꼬리 2.1] 판서를 사용하셔서 Gain Factor (K) 식을 유도해주세요.
Gain Factor는 MOSFET 동작에 따라 Saturation 영역과 Triode 영역으로 구분할 수 있습니다. 먼저 Saturation 영역의 Gain Factor는 다음과 같이 표현할 수 있습니다. 두 Saturation Current와 Gate 전압 조건을 이용하여 Saturation 영역의 Gain Factor를 구할 수 있습니다.
Triode 영역의 Gain Factor는 다음과 같습니다. 작은 Drain Voltage (0.1~0.2V)를 인가한 상태에서 Linear 영역 내 두 Drain Current를 가지고 Gate Voltage를 이용하여 Triode 영역 (Vds < Vgs - Vth)의 Gain Factor를 구할 수 있습니다.
[꼬리 2.2] 음.. 유도한 식 설명은 잘 해주셨어요. 실제로 MOSFET 소자의 Gain Factor를 추출하기 위해서 어떻게 측정해야 하는지 설명해주시겠어요.
Gain Factor는 Current Forcing 방법을 통해 추출할 수 있습니다. Saturation 영역의 Gain Factor를 추출하기 위해 Gate와 Drain을 Short 시켜 Saturation 상태로 만들고, Source와 Body에는 Ground를 인가하여 회로를 구성합니다. 이후 Drain에 서로 다른 Current를 Forcing하고 Gate Voltage를 측정합니다. 이후 앞서 판서에 작성했던 식을 이용하여 Gain Factor를 계산할 수 있습니다. Triod 영역의 Gain Factor는 Linear 동작을 위해 작은 Drain Voltage를 인가한 상태에서 서로 다른 Gate Voltage를 인가한 후 각 전압 조건이 Drain Current를 측정하여 Triode 영역의 Gain Factor 식을 이용하여 Gain Factor를 추출할 수 있습니다.
Gain Factor (Saturation Region) (1) Gate, Drain Short!! (Vds = Vgs, Saturation 동작) (2) Source, Bulk = GND (Vsb = 0) (3) Drain Current Force (Ids1, Ids2) (4) Gate Voltage Measure (Vgs1, Vgs2) (5) Saturation Region Gain Factor 식으로 계산 K값 추출
Gain Factor (Triode Region) (1) Source, Bulk = GND (Vsb = 0) (2) Drain Voltage Forcing (ex. Vds = 0.1 or 0.2V) (3) Gate Voltage Forcing (ex. Vgs1=6V, Vgs2= 8V) (4) Drain Current Measure (Ids1, Ids2) (5) Triode Region Gain Factor 식으로 계산하여 K 값 추출
[질문 3] MOSFET 소자의 Lateral Diffusion과 Encroachement에 대해서 알고 있나요?
넵. 말씀드리겠습니다. Lateral Diffusion(△L)과 Encroachement( △W)은 소자 특성을 결정짓는 데 매우 중요한 파라미터입니다. 소자 제조시 각 공정의 Design Rule에 따라 Diffusion 영역을 형성하고, 특성을 타겟팅 및 전기적 Isolation을 위해 Well을 구성합니다. 이후, Gate를 형성해주면 Active 영역이 Define 됩니다. Active 영역이 Define 된다는 것은 Channel의 Width/Length(W/L) 설계 변수가 결정된다는 것이고, 이는 소자 특성을 결정하죠. 우리는 Active W/L을 정확하게 Define 했으나, 의도치 않은 Lateral Diffusion, Encroachement에 의해 W/L의 Variation이 발생합니다.
Source/Drain 형성 시 주입한 Dopant의 Diffusion에 의해 Leff가 짧아지면서 Vth roll-off 되고, On 저항이 작아지면서 의도치 않은 Drain Current 증가가 발생합니다. 또한, Drain과 Gate의 overlap 영역이 커지면서 GIDL 기인 소자 신뢰성 열화 가능성도 있습니다. Encroachement의 경우 LOCOS Isolation 공정 적용 시, Width 방향 Active Edge에서 Bird's beak에 의해 설계한 Active Domain을 침범하고, 계면에 전하를 모으기 위해 더 큰 전압을 필요로하게 되어 Vth roll-up이 발생하게 됩니다.
소자의 Lateral Diffusion과 Encroachement를 평가함으로써, 소자의 Channel Effect을 평가하고 공정성능을 평가할 수 있습니다. Lateral Diffusion (△L) 과 Encroachement (△W)
[질문 3.1] Lateral Diffusion과 Encroachement는 어떻게 평가하나요?
Lateral Diffusion과Encroachement 측정 방법에 대해서 설명드리겠습니다. 우선, 소자의 Active Length별 Width별 조건을 Split하여 Test Pattern을 제작하고 Gate와 Drain에 Voltage를 Forcing 한 후, 각 Split 조건 별 Drain Current을 Measure합니다. 이후, Drain Current Model 식을 이용하여 우리가 설계한 Active Width/Length와 측정한 Current 값을 이용하여, Lateral Diffusion과 Encroachement를 산출할 수 있습니다. Lm과 Wm은 설계한 Active Width/Length
Lateral Diffusion △L Test 조건 (1) Device : ex. W=10um, L=0.2, 0.5, 1.0, 2.0, 5.0,....,Xum (2) Source, Bulk = GND, Vsb=0 (3) Gate Voltage Forcing (Vgs) (4) Drain Voltage Forcing (Vds) (5) Drain Current Measure (Ids1, Ids2, Ids3, Ids4, ....) (6) Length 별 1/Ids Curve Plotting 후, X절편 추출 (7) 1/Ids = A x Leff → (Leff = Lm - 2△L)
Encroachement △W Test 조건 (1) Device : ex. L=10um, W=1.0, 2.0, 3.0, 5.0, 10, ...., Xum (2) Source, Bulk = GND, Vsb=0 (3) Gate Voltage Forcing (Vgs) (4) Drain Voltage Forcing (Vds) (5) Drain Current Measure (Ids1, Ids2, Ids3, Ids4, ....) (6) Width 별 Ids Curve Plotting 후, X절편 추출 (7) Ids = B x Weff → (Weff = Wm - 2△L)
최근댓글