여러분들 오늘은 증착공정에서 쉽게 발생할 수 있는 불량 유형에 대해서 다루어볼 예정입니다. 물론 정말 다양한 불량 유형이 있겠지만, 오늘은 증착공정에서 Hard성 Fail을 유발하며 쉽게 발생할 수 있는 쉽게 불량 유형에 대해서 다루어보도록 하겠습니다. 1. Shallow Trench Isolation (STI) Gapfill 불량 첫 번째, 불량 이슈는 바로 STI Gapfill 불량입니다. Isolation 공정은 Trench Isolation과 Junction에 의한 Electrical Isolation으로 구분할 수 있습니다. 특히 Trench Isolation의 경우 인접 소자간의 물리적인 거리를 이격시켜 Tr 소자 Domain을 Define할 뿐 아니라, Isolation 기능을 수행합니다. ..
오늘은 Plasma 편 마지막입니다! PT발표가 중요해진 만큼, 세부적인 것 하나 하나까지 모두 챙기시길 바라겠습니다. [질문 1] Plasma의 Potential 분포를 그림으로 그리고, Sheath 영역을 이용하여 Plasma의 생성 메커니즘을 설명해주세요. Sheath 영역은 Plasma 생성 메커니즘 상에서 자유전자와 양이온의 질량 차이에 따른 Mobility차이로 인해 생성되는 영역입니다. 자유전자보다 무거운 양이온이 축적되는 공간전하 영역이 형성되고, 음극 부근에서 급격한 전압강하가 일어나게 됩니다. (Sheath Voltage라고 함). 양이온이 Sheath 영역에 들어서게 되면 높은 전위차(Sheath Voltage)로 인해 Cathode로 가속되고 충돌 이후 2차전자를 발생시키게 됩니다...
지난번에 이어서 오늘은 Plasma의 종류에 대해서 간략하게 정리하는 시간 갖도록 하겠습니다. [질문1] Plasma의 생성에 대해서는 충분히 잘 들었습니다. 반대로, Plasma의 소멸에 대해서도 설명하실 수 있나요.Plasma의 발생 원리도 중요하지만, Plasma의 Density와 생성된 Plasma를 유지하기 위해서는 Plasma의 소멸 메커니즘에 대한 이해도 중요합니다. 일반적으로 Plasma의 소멸은 양이온의 중성화, 전자의 Loss로 설명할 수 있습니다. Plasma 내 양이온은 Cathode와 충돌했을 때, 혹은 Chamber 외부에서 Recombination이 일어나면서 중성기체로 돌아가게 되죠. 전자의 경우, 양이온과 충돌하지 못 하게 되면 Anode로 들어가면서 전자 Loss가 발생하..
최근 면접에서, PT 문제풀이가 부활하게 되면서 Knowledge Base를 깊게 검증하는 방식이 추가되었습니다. 특히 전공에 따라서 공정기술 엔지니어 직무 지원자들에게 물리화학적인 배경지식을 요구하기에, 문제 맛집인 Plasma에 대한 Keyword를 다루어보았습니다. [질문 1] Plasma 문제를 선택하셨네요. Plasma에 대해서 정의해주세요. Plasma는 물질의 제4의 상태라고 정의하며, 전기적으로 중성을 갖는 일반적인 기체분자가 전기에너지 혹은 열에너지를 받아 이온과 전자로 분리되어 있는 상태를 말합니다. 다시 말해, 외부에 고에너지가 인가되면 원자들 간의 충돌로 인해 수많은 전자들이 원자핵의 구속으로부터 벗어나게 되면서 플라즈마를 구성하는 여러 입자들의 집합체를 이루는 상태를 바로 Plas..
딴딴's 속성과외 포토공정 편 마지막 시간입니다. 오늘은 가장 기본적인 포토공정 프로세스와 불량유형, 그리고 엔지니어 실무에 대해서 간략하게 다루어보겠습니다. [질문 1] 포토공정에 대해서 일련의 과정을 설명해주시겠어요. 우선, Wafer가 준비되면 Surface Cleaning을 진행합니다. Dehydration Baking을 통해 Si 기판 상에 수분을 제거하고, Resist와 Si의 접착도 향상을 위해 HMDS를 도포합니다. 이후 PR을 Spin Coating을 통해 Wafer 표면에 균일하게 도포합니다. 이후 Soft Baking을 통해 PR내 휘발성 물질을 제거해줍니다. 이후 Wafer는 Stepper(or Scanner) 설비로 이동하여, Mask를 Align 한 후 규격화된 광원으로 노광을 ..
[질문 1] 차세대 패터닝 기술이 대해서 설명해주시겠습니까. 차세대 패터닝기술은 단연 EUV가 독보적이라고 할 수 있습니다. 하지만 최근 일본 캐논이 출시한 NIL (Nano Imprint Lithography system)에 대한 관심이 뜨겁습니다. 바로 EUV 노광설비 생산을 독점하고 있던 ASML 시장을 깰 수 있다는 전망 때문입니다. 캐논 社의 장비는 기존 DUV, EUV와 달리 Wafer 위에 바로 전사하는 형태로 미세 패턴을 구현합니다. 현재 캐논이 발표한 NIL 장비를 통해 5nm 공정 수준의 반도체 제조가 가능하며, 향후 2nm 구현의 가능성을 발표했습니다. [꼬리 1-1] NIL 패터닝 기술이 기존 공정과 어떤 차이가 있는 것이죠. 기존의 노광 공정은 빛을 이용하여 Wafer 상에 회로패..
금일 훈련 내용은 고해상도 달성을 위한 Low-k1 Technology에 대해서 다루어보도록 하겠습니다. 다양한 방법으로 Low-k1 개발을 통해 Resolution을 향상시켜왔는데요. 한 번 면접을 진행해봅시다. [질문 1] Resolution 식에서 k1이 가지는 물리적인 한계는 어디까지죠? (복습) 넵. 답변 드리겠습니다. Resolution과 상관성이 있는 k1의 물리적인 한계는 0.25입니다. 이 0.25라는 값이 가지는 의미는 Mask를 통과해 회절된 빛이 렌즈를 벗어나게 되면서 Wafer 상에 Imaging이 되지 않는 물리적 한계를 의미합니다. Resolution을 향상시키기 위해서 광원의 파장은 점점 더 짧아지고, 회절광을 최대한 많이 포함하기 위해서 NA는 커지게 되었습니다. 허나, 광..
최근댓글