[반도체 수율] "수율이 중요하다는데 도대체 수율이 뭘까?"

여러분들 공정엔지니어를 준비하시는 분들은 이력서나 자소서에 '자사의 수율을 개선하는 엔지니어가 되겠습니다!'라고 쓰셨던 분들이 많으실 것이라 생각해요! 오늘은 그 수율이 기업의 경쟁력과 이익에 끼치는 영향에 대해서 알아보도록 하겠습니다!

---

퀄컴 3나노 AP 파운드리, 삼성전자 대신 TSMC에 전량 맡기다.

퀄컴은 삼성전자에게 있어서 빅테크 기업중 최고의 고객사입니다. 글로벌 팹리스 세계 1위인 기업을 고객사로 두는 것만큼 큰 경쟁력일 수가 없습니다. 하지만 최근 퀄컴이 3nm AP 파운드리 공정을 TSMC에 전량 맡긴다는 소식을 들었습니다. 심지어.. 삼성전자에게 전량 맡긴 4nm 파운드리 공정 또한 TSMC와 이원화하고, AP대신에 7nm RF 칩 물량을 늘리기로 결정했습니다. 이 모든 것이 바로 '수율' 때문입니다. 

• 미국의 글로벌 팹리스 단연 1위 기업인 퀄킴이 내년에 출시할 3nm 공정의 차세대 AP반도체 파운드리를 대만 TSMC에 전량 맡기기로 했습니다. 또한 현재 삼성전자를 통해 위탁생산하는 4nm 공정의 AP파운드리 일부도 TSMC에 이원화 한다는 소식입니다. 
• 퀄컴의 이와 같은 결정은 삼성의 파운드리 선단공정 수율이 낮아서 물량 수급이 여의치 않다는 판단에 결정한 것입니다. 앞선 그래픽 시스템반도체 독보적인 1위인 엔비디아 또한 삼성전자에 맡겼던 7nm 공정의 그래픽 카드 파운드리공정을 지난해 TSMC에 맡겼습니다. 퀄컴, 엔비디아와 같은 대형 고객사의 이탈로 인해 삼성 파운드리의 최대 위기에 처하게 됐습니다.
• 이와 같은 결정은 삼성전자 파운드리의 낮은 수율 문제 때문인 것으로 알려졌습니다. 삼성 파운드리에서 생산하는 퀄컴 4nm AP 수율은 35% 정도에 불과한 것으로 알려졌습니다. 같은 라인에서 생산하는 엑시노스 2200 수율은 20%대 초중반으로 이보다 더 낮은 수준으로 파악됩니다. 퀄컴은 현재 삼성에 파운드리 물량을 더 맡기고 싶어도, 수율 때문에 그럴 수 없다라고 알려졌습니다.
• 퀄컴은 애플과 함께 파운드리 업계의 큰 손으로 불립니다. 생산을 맡기는 물량이 엄청나기 때문입니다. 프리미엄급 제품 위탁 생산은 공정 기술의 우위를 상징적으로 나타내는 것이기 때문에 4nm 이하 선단공정에서 TSMC와의 경쟁 구도에서 뒤처질 수도 있습니다. 애플에 이어 최대 고객사인 퀄컴의 3nm 파운드리까지 TSMC에게 내주게 되었기 때문입니다.

---

[질문 1]. 반도체 산업의 수율에 대해서 설명하세요.

반도체에서 수율은 결함이 없는 합격품의 비율을 의미합니다. 반도체 수율은 웨이퍼 한 장에 설계된 IC 칩의 최대 개수 대비 생산된 칩들 중 정상 작동하는 칩의 개수를 백분율로 나타낸 것입니다. 즉, 투입한 수 대비 제조되어 나온 양품의 비율을 수율이라고 할 수 있습니다. 수율이 높을수록 생산성이 향상됨을 의미하고 기업의 매출과 직결되기 떄문에 반도체 산업에서 수율을 높이는 것은 매우 중요합니다. 반도체는 미세회로로 구성되기 때문에 공정 중 어느 한 부분의 결함이나 문제점이 제품에 치명적인 영향을 미칠 수 있습니다. 그래서 높은 수율을 얻기 위해서는 공정장비의 정확도와 클린룸의 청정도, 그리고 공정조건 등 다양한 제반사항이 뒷받침 되어야 합니다.

---

[꼬리 1.1]. 반도체 수율은 구체적으로 어떤게 있는지 설명하세요.

반도체에서 수율은 크기 Fab 수율, EDS 수율, 조립수율, 그리고 조립후 Final Test를 거친 수율로 구분할 수 있습니다. Fab 수율은 Wafer의 In/Out 매수를 나타냅니다. EDS 수율은 전체 Chip 대비 정상 Chip의 비율을 나타냅니다. 보통 반도체 수율은 EDS 수율을 의미하며 EDS에서 정상 판정 받은 Chip이 많을수록 수익에 가장 많은 기여가 된다고 할 수 있습니다. 조립수율은 전체에서 정상적으로 조립된 개수의 비율 Final Test 수율은 전체조립된 chip 개수에서 정상적으로 요구사항을 충족하는 동작을 하는 chip의 개수의 비율을 말합니다. 

---

[꼬리 1.2]. 수율의 구조에 대해서 설명하세요.

반도체 수율은 보통 EDS 수율을 의미합니다. Wafer map, Bin, Chip의 전기적 특성 등이 지원되는 YMS System으로 Extract 하여, 각종 통계적 분석 방법으로 분석합니다. Bin code는 공정 완성된 wafer를 EDS Test 장비로 chip을 test 한 후에 상태에 따라서 분류한 항목입니다. 수율이 우수한 chip은 Bin1+Bin2를 의미하며, 나머지 chip은 Fail chip으로 분류합니다. EDS 수율이 부가가치가 가장 크기 때문에 모든 역량을 EDS 수율 향상에 최대한 집중한다고 할 수 있습니다.

---

[꼬리 1.3]. EDS 수율의 저수율 요인에 대해서 설명하세요.

반도체 수율에서 EDS 저수율의 요인은 크게 Parametric Fail, Systematic Fail, Random Fail로 구분할 수 있습니다. Parametric Fail은 수율 향상에 치명적이며 Wafer의 Area 성향이 강합니다. 그래서 공정 산포에 매우 민감하고, Test 조건 또한 수율에 민감하게 작용합니다. 대부분 설계나 소자의 특성미달 같은 이유로 저수율이 발생하며 신제품 초기에 많이 보입니다. Systematic Fail은 공정 margin의 부족으로 공정적인 이슈가 대부분입니다. 불량이 나오는 영역이 반복적으로 보이며 초기 양산 단계에서 주로 나타납니다. Random Fail은 설비 내 particle이나 공정 진행 과정에서 defect에 의해 wafer에 무작위로 fail chip이 발생합니다. Product Life cycle, PLC 에서 제품 성숙단계에서 최종적으로 해결해야 할 과제입니다. 그래서 수율향상 단계는 보통 Parametric Fail, Systematic Fail, Random Fail 순으로 개선합니다.

---

[꼬리 1.4]. 수율별 특성에 대해서 설명하세요.

이상처리 절차 : 이상 발의 (현장) → 원인분석 (기술) → 판정 (공정) → 최종승인 (품질) 

Fab 수율은 고수율로 거의 변동이 없다고 해도 무방합니다. 작업간 혹은 공정 진행간에 공정불량, 설비 이슈에 의한 Broken Rejerct, 이동간 손괴 등이 수율에 악영향을 미칩니다. EDS 수율은 손실과 이익에 가장 큰 영향을 미치는 수율로서, 개발부터 양산에 이르기까지 수율에 미치는 변수들이 많아 수율의 변화 폭이 가장 큽니다. 설계, 공정, 설비 등에 민감하게 영향을 받습니다. 조립수율은 수율 변화가 거의 없습니다. 초기설계를 변경하거나, 환경, 소재 등의 영향으로 불량이 발생할 수 있습니다. Final Test 수율은 양산단계로 고수율을 유지하는 것이 목적이며, 역시 도중에 설계를 변경하거나, 공정, 소재 변경에 따라 영향을 받습니다. 조립 후 chip의 성능과 기능을 test를 한 후 품질 수준에 따라 Bin code를 분류합니다. 양산시 발생한 Wafer와 chip의 불량은 이상처리 절차를 거처서 scarp 또는 reject 처리 하게 됩니다.

---

[꼬리 1.5]. 수율 불량을 분석하는 방법에 대해서 아는대로 설명하세요.

제가 아는 수율 분석방법은 상관분석, 전기적 불량 분석, Physical 불량분석이 있습니다. 상관분석은 보통 빅데이터 분석으로 good 또는 bad 웨이퍼와 공정 input/output, data, 설비, 소재, 공정시간 등과 같은 요소의 상관분석을 통한 요인을 분석합니다. 전기적 불량분석은 비파괴 분석으로 Wafer의 scribe lane에 배치한 TEG의 단위 소자를 측정합니다. 이때, 저항이나 전류 그리고 Capacitance 같은 물리량을 측정함으로써 분석합니다. Physical 불량 분석은 파괴분석으로 wafer의 경우는 scope 불량을 검출하고 chip과 package의 경우는 Decap 후 불량을 검출합니다. 역시 전기적 분석으로 불량 address를 확인하고 SEM, TEM, FIB 등에 의해 불량 요인을 분석합니다. 불량분석은 반도체 운영 실무에서 하나의 큰 역할을 맡고 있으며, 설비 내의 온도나 압력같은 웨이퍼 제조 환경 관련 데이터를 분석해 제공하는 설비분석시스템을 사용하고 있습니다.

---

[꼬리 1.6]. 전기적 불량분석에서 EMMI 분석에 대해서 알고있나요.

EMMI는 Emission Microscope로 비정상적인 열과 빛을 검출함으로써 불량위치를 검출합니다. EMMI는 빛을 방출하여 분석하는 PHEMOS, 열을 방출하는 THEMOS, 저항의 변화로 검출하는 OBIRCH가 있습니다. 이 모두 Gate 관련 불량을 검출하며, Metal 관련 검출할 때도 사용됩니다. 

---

[질문 2]. 수율이 중요한 이유에 대해서 설명하세요. ★중요★

반도체 수율은 물론 기업의 이익과 직결되는 것입니다. 수율이 높을수록 생산성이 높고 그만큼 기업 입장에서는 이익을 남길 수 있습니다. 하지만 더욱 중요한 것은 수율은 바로 고객사와의 신뢰이기 때문입니다. 수율이 낮으면 고객사가 요구한 칩 제작 공정에 차질이 빚어지고 제품 공급부터 제품 출시일 등 정말 다양한 요소에 악영향을 미치게 됩니다. 수율은 파운드리 업체의 기업간 경쟁력이자 고객과의 약속이기 때문에 공정엔지니어는 항상 수율개선에 모든 역량을 쏟아부어야 한다고 생각합니다.

---

[꼬리 2.1]. 생산성을 높이기 위한 방안에 대해서 설명해보세요.

반도체 산업에서 생산성을 높이기 위해서는 여러 요인들이 있습니다. 우선적으로 가장 중요한 수율 향상입니다. 웨이퍼 당 good die가 많을수록 기업이익과 직결되기 때문에 매우 중요한 요소입니다. 또한, 생산성을 높이기 위해서 더 큰 Wafer를 예로 들 수 있습니다. 현재 12인치 300mm wafer가 주 공정으로 사용되고 있는데 더 큰 Wafer를 사용하여 높은 수율을 유지할 수만 있다면 생산성을 크게 향상시킬 수 있습니다. 다음은 소자 공정의 축소입니다. DRAM을 예로 들면, 1TR-1C 레이아웃 영역의 크기를 8F2에서 6F2 (CD, Critical Dimesion)로 변경한다면 Cell 면적을 25% 감소할 수 있어 집적도를 높일 수 있습니다. 그 외에도 자동화 시스템 도입에 의한 단위 시간당 생산량 증가로 생산성을 향상시킬 수 있습니다.

---

[꼬리 2.2]. 수율 향상과 생산성의 관계에 대해서 설명해보세요.

반도체 산업에서 생산성 향상의 최적 방안은 바로 수율을 향상시키는 것입니다. 수율을 향상시키면 Good die의 증가로 매출에 직접적인 영향을 미칩니다. 또한 Wafer, Chemical, Gas와 같은 원료 비용을 절감할 수 있습니다. 뿐만 아니라 수율향상은 인건비 절감, 전기, 설비 동작 시간 등 제조하는데 들어가는 비용을 절감함으로써 생산성 향상 효과를 낼 수 있습니다. 그래서 수율 향상이 반도체 산업에서 중요한 과제로 작용하는 것입니다.