이전 장에서는 반도체 소자 Process가 정상적으로 이루어지고 있는지 모니터링 하는 Process Control Monitor, PCM Parameter에 대해서 알아보았습니다. 오늘은 PCM Paramter를 기반으로 각각의 Process Variation, Voltage, Temperature 등 변수들이 소자 특성에 미치는 영향과 각각의 한계 상황을 선정하여 Margin을 평가하는 방법인 Process Corner 평가 방법에 대해서 간략하게 다루어보도록 하겠습니다.
Article : Integrated Power Management, Leakage Control and Process Compensation Technology for Advanced Processes
90, 65, 45nm 이하와 같은 고급 반도체 공정 기술은 고성능 반도체에 상당한 전력 관리 문제가 발생합니다. 칩 설계자들은 성능 및 전력 목표를 달성하는데 있어서 점점 더 많은 도전에 직면해 있습니다. 고성능 반도체를 제조하기 위한 고급 공정기술은 Active, Average and Standby Power의 상당한 희생을 시키면서 구현되고 있는게 현실입니다.
Transistor의 Leakague Current가 급증하면서, Performance와 Power의 Trade-off 이슈가 발생합니다. Transistor의 Leakage Current가 증가하면서 반도체 칩 전체에 걸쳐 최소 주파수 및 최대 전력 소비가 광범위하게 분포될 수 있습니다. 칩 설계자는 성능 목표를 달성하기 위한 표준 프로세스와 전력 목표를 달성하기 위한 저전력 프로세스 중에서 선택을 해야 하는 현실입니다.
이번 장에서는 Performance를 최적화 하면서 저전력을 달성하는데 중점을 두고 있습니다.
② Process Variations
Chip Designer들이 사용하는 대부분의 Designe Parameters는 정규분포 (Gaussian)와 유사한 통계적 변동을 가집니다. 반도체 Foundry에서는 Chip Designer에게 공정에서 가장 빠른 Transistor의 속도와 가장 느린 Transistor 속도를 나타낸 공정의 통계적 변동을 설명하는 Parameter를 제공합니다.
특히, CMOS 공정에서 NMOS 및 PMOS Transistor 두 가지 유형의 Transistor가 있기 때문에 Foundry는 4사 분면의 'SPICE BOX'의 중심을 형성하는 값을 제공합니다. 값은 아래 그림과 같이 Fast-Fast(FF), Fast-Slow(FS), Slow-Fast(SF), Slow-Slow(SS), Typical-Typical(TT) Point를 가집니다. 우리는 이를 Process Corner라 하며, SS Corner에서 FF Corner까지 Leakage에 영향을 평가할 수 있습니다. SPICE BOX
일반적으로 Fixed Supply Voltage으로 설계되고 FF Corner에서 제조된 부품은 주파수가 가장 높고, Leakage가 가장 많지만 (Power Specification 기준) 최고의 소자 Performance를 제공합니다. 마찬가지로 SS Corner에서 제조된 Chip은 (Speed Specification 기준) Performance 속도는 가장 느리지만, Leakage가 가장 적으며 Power Consumption도 가장 적습니다.
③ Tightening the SPICE BOX
Threshold Voltage의 제어는 Body Bias (Back Bias or Substrate Bias) 기술을 적용하여 달성할 수 있습니다. Body Bias는 'Body Effect'로 알려진 효과로 MOSFET Transistor의 Threshold Voltage를 Modulation 할 수 있습니다. 아래 그림에서 볼 수 있듯이, NMOS 및 PMOS에 Reverse Bias를 인가하면 Threshold Voltage가 높아집니다. (PMOS의 경우 N-well (+), NMOS의 경우 P-well에 (-) Bias 인가). 전체적인 Body Effect는 SPICE BOX의 FF, FS 및 SF Point를 이동하여 SS Corner에 가깝게 이동하는 것을 확인할 수 있습니다.
이 기술은 Process node 내에서 낮음, 표준 및 높음의 모든 Threshold Voltage 변화가 적용됩니다. 패키지된 Chip에 대해 수행된 후처리 조정일 수 있으며, 대안으로 Bias가 적용된 FF Corner에 새 라이브러리 Corner를 만들 수 있습니다. 후자의 경우 Chip Designer는 개선된 SPICE BOX를 활용하여 저전력 설계를 실현할 수 있ㅅ흡니다. 예를 들어, 30 : 1 Leakage Variation은 Reverse Body Bias를 사용하여 5 : 1로 줄일 수 있습니다.
Reverse Body Bias로 인한 Threshold Voltage의 변화량 및 이에 따른 Leakage Current 감소량을 Tunability라고 표현하며, 이는 공정 Margin을 의미합니다. Tunability는 각 Process에서 양이 모두 다를 수 있습니다.
④ LongRun2TM Power Management
Transmeta의 LongRun2 Technology는 Hard IP advanced Algorithms, Innovative Circuits, Manufacturing Optimization Methods를 포함하는 포괄적인 Solutions으로 Leakage Power와 Process Variatons의 증가 문제를 해결합니다.
LongRun2 Tech.는 설계에서 Leakage Power를 최적화하고 Process Variation을 줄이는 IP 기반 Wafer 후처리 보상, 전력관리 및 누설제어 기술의 Solution입니다. LongRun2는 성능, 동적 및 정적 전력을 충족하는 Solution을 제공합니다. LongRun2 Solution 기술은 Threshold Voltage 및 VDD를 동적으로 조정하여 Process Variation의 영향을 선택적으로 줄임으로써 수율을 개선하고, 주어진 Frequency 내에서 Power의 Worset Case를 줄이고, 주어진 Power Limits 범위 내에서 Performance를 향상시킬 수 있습니다. Improved Vt Distribution
위 그림은 Threshold Voltage의 분포에 따른 Threshold Voltage의 제어가 없는 (LongRun2 없음), Threshold Voltage 제어가 있는 (LongRun2) Case의 두 가지의 수율 곡선을 보여줍니다. Reverse Body Bias를 사용하면 Threshold Voltage가 증가하여 회로의 Leakage Power와 Performance가 낮아집니다. 위 곡선은 LongRun2를 사용한 Vt 분포의 변화를 보여줍니다.
위 그림은 LongRun2에서 Threshold Voltage, Vt 이동으로 인한 정적 전력 감소를 보여줍니다. LongRun2 곡선은 더 낮은 전력 사양과 더 Tight한 분포에 대한 개선된 분포를 보여줍니다. Threshold Voltage의 이동은 회소 성능에 영향을 줄 만큼 크지 않습니다.
⑤ Optimizing Active Power
Active Power는 Dynamic Power와 Leakage (Static) Power의 조합입니다. Active Power를 최소화 하는 확실한 Solution은 Leakage Power를 최소화 하거나 제거하는 것입니다. 그러나 심층분석을 통해 Leakage Power를 제거한다고 해서 Total Power가 최소화 되는 것이 아님을 확인할 수 있습니다. Supply Voltage, Threshold Voltage, Frequency, and Other Design (Logic Depth)와 Process Variables 간의 상호작용으로 인해 아래와 같은 Active Power Curve가 생성됩니다. Consumption vs. Threshold Voltage and Supply Voltage
위 그림은 고정 주파수에서 Device에 대한 Dynamic Power, Leakage Power 그리고 Active Power를 보여줍니다. x축은 Device를 고정 주파수로 유지하는 데 필요한 Supply Power를 나타내며 고정 주파수 사양을 충족하시 위해서 Threshold Voltage를 변경할 수 있습니다. Active Power Curve는 Dynamic Power Curve에 Leakage Power Curve를 더한 것입니다. 그림과 같이 최소 Active Power는 Active Power Curve의 맨 아래 위치 합니다. 위 그림은 두 가지의 예를 고려하여 이해할 수 있습니다.
① Example 1 : 낮은 Threshold Voltage의 Transistor 사용 고서능 설계가 낮은 Threhold Voltage의 Transistor를 사용하여 주파수 사양을 충족한다고 했을 때, 낮은 Threshold Voltage의 Transistor를 사용하면 Transistor가 더 빠르게 Switching 되므로 원하는 주파수에서 Device의 동작하는 데 더 낮은 Supply Voltage를 사용할 수 있습니다. 위 그림에서 '낮은 Threshold Voltage를 사용하는 고성능 설계'로 표시된 최소 Active Power Point의 왼쪽에 위치합니다. 이 Device는 낮은 Threshold Voltage의 Transistor를 사용하기 때문에 Leakage Power는 높지만 더 낮은 Supply Power를 사용하기 때문에 Dynamic Power 성분이 상당히 낮습니다. 이 경우 Transistor의 Threshold Voltage를 높이면 Leakage Power가 크게 감소합니다. 동시에, Supply Power를 높이면 Active Power 소비가 약간 증가하지만 Leakage Power 감소에 비해 적은 양입니다.
② Example 2 : 높은 Threshold Voltage의 Transistor 사용 대조적인 설계로, 높은 Threshold Voltage의 Transistor가 저전력 설계에 사용된다고 가정합니다. 높은 Threshold Voltage를 갖는 Transistor는 더 느리게 Switching 하고 원하는 주파수를 충족하기 위해서는 더 높은 Supply Voltage가 요구됩니다. 위 그림에서 '높은 Threshold Voltage를 사용하는 저전력 설계'로 표시된 최소 Active Power Point의 우측에 위치합니다. Device는 높은 Threshold Voltage의 Transistor가 사용되기 때문에 Leakage Power가 상당히 낮지만, 주파수 사양을 충족하려면 더 높은 Supply Voltage가 요구되기에 Dynamic Power가 높습니다. 이 영역의 칩 설계에서 Threshold Voltage를 낮추면 Leakage Power이 약간 증가합니다. 그러나 Threshold Voltage가 낮으면 더 낮은 Supply Voltage를 사용할 수 있습니다. 낮은 Supply Voltage는 Leakage Power의 증가보다 더 많은 양 만큼의 Active Power 소모를 감소시킵니다.
최근댓글