여러분들 오늘은 소자 신뢰성을 열화시키는 이슈의 Mechanism 마지막 시간입니다. 실제로 여러분들이 모두 알고 계시는 DIBL에 의한 Vth Lowering 역시 시간이 지남에 따라 Vth의 Variation이 증가하면서 소자 신뢰성을 떨어트리는 신뢰성 저하 Mechanism 중에 하나죠.
오늘 이야기할 주제는 바로 Gate Induced Drain Leakage (GIDL) + Hot Carrier Injection (HCI) + Negative Bias Thermal Instability (NBTI) 입니다.
[질문 1] Gate Induced Drain Leakage (GIDL) Mechanism에 대해서 설명해주세요.
GIDL은 Gate Induced Drain Leakage를 의미합니다. Gate Voltage가 Threshold Voltage 이하로 감소할수록 Subthreshold Current는 Source/Drain의 Junction Leakage 수준으로 감소합니다. 하지만 Gate에 더 큰 Negative Bias가 인가될 경우, PN Junction Leakage 보다 증가하는 양상을 보이게 됩니다.
높은 Drain Voltage 인가 상태에서, GIDL 현상에 의해 Gate가 Off 상태임에도 불구하고, Drain Current가 증가하게 됩니다. GIDL 현상의 경우, Gate와 Drain이 Overlap 된 영역의 Energy Diagram을 보게 되면, Gate Voltage가 Negative Bias가 인가되거나, 혹은 Drain에 강한 Positive Bias가 인가된 상태에서 발생하게 됩니다. Gate에 Negative Voltage 인가 시, Gate와 Drain이 Overlap 되는 영역에 Depletion 형성이 되는데, Drain의 경우 굉장히 High-Doped 상태이기 때문에 형성된 Depletion Region의 Width는 굉장히 Narrow 합니다.
만일, Si Surface의 Energy Band Bending이 Si의 Energy Bandgap보다 커지게 되는 경우, 이전에 설명드렸던 Tunneling Distance가 짧아지면서 Band-to-Band Tunneling이 발생하여 Tunneling Current를 생성하고, 추가적인 EHP 형성에 의해 Drain에 Leakage Current를 야기합니다.
만일 Si의 Doping 농도가 엄청 낮으면 Depletion Region Width가 두껍기 때문에 Tunneling Distance가 길어져 GIDL이 발생하지 않습니다. 반면에 Si Surface 부근 도핑농도가 엄청 높으면 Drain 저항이 낮기 때문에 외부에 인가된 Bias가 Voltage Drop이 Silicon Oxide에 더 집중적으로 일어나게 됩니다. (SiO2의 Dielectric Constant가 Si보다 낮기에) 그래서 Drain의 Surface Doping 농도가 엄청 높을 경우, Drain Surface 쪽에 Bias가 전달되지 않습니다. 따라서 Si 영역에 Energy Band Bending이 충분하지 않아 (Si의 Energy Bandgap보다 작게 됨) GIDL은 일어나지 않습니다.
따라서, GIDL이 발생하려면 Si의 n+ 도핑농도가 1E+18/cm3 정도의 농도를 가져야 합니다.
DIBL의 경우 Vth 이하에서 흐르는 Current, 그 보다 더 낮은 전압에서는 GIDL Current가 발생합니다. Negative Bias 조건에서 PN Junction Leakage보다 더 높은 수준의 Leakage Current가 흐르면 GIDL 현상 기인 Leakage Current로 판단하면 되겠습니다.
[질문 2] Hot Carrier Effect 현상 및 Mechanism에 대해서 설명해주세요.
Hot Carrier Effect는 미세화에 따라 Device Size가 작아짐에 따라 E-Field가 증가하게 되면서 소자의 특성이 열화되는 피할 수 없는 현상입니다. 미세화에 따라 Channel Length는 점점 더 짧아지지만 Supply Voltage는 Channel Length만큼 Shrink 되지 못하게 되면서, 소자 내 E-Field는 점점 더 증가하고 있습니다. 이러한 이유로 강한 Field에 의해 전자가 높은 에너지로 가속되고, Silicon Lattice와 충돌하게 되면서 Impact Ionization이 발생하여 Electron Hole Pair(EHP)가 생성됩니다. 생성된 Electron과 Hole은 높은 전계에 의해서 다시 가속되고, NFET의 경우 Gate에 Positive Bias에 의해 Electrond은 Surface 쪽으로 Hole은 Substrate 쪽으로 이동하게 됩니다. 일반적으로 SiO2의 Energy Bandgap은 크기 때문에, 전자가 Oxide를 넘어갈 수 없지만 Impact Ionization에 의해 발생한 Electron은 굉장히 높은 에너지를 가지고 있기 때문에 Gate Oxide를 넘어갈 수 있게 됩니다.
일반적으로 Hot Carrier Effect는 NMOS에서 소자 특성을 열화시킵니다. 그 이유는 SiO2와 Si Junction면에서의 Energy Band Offset으로 설명할 수 있습니다. Si/SiO2 접합에서 Electron이 Oxide에 대해서 느낀 Energy Barrier는 3.1eV 수준이고 Hole이 느끼는 Energy Barrier는 4.6eV입니다.
[꼬리 2-1] Hot Carrier Effect 현상은 N-FET과 P-FET 중 어디에 취약한지 이유에 대해서 설명해주세요.
일반적으로 Hot Carrier Effect는 PMOS 대비 NMOS 소자에서 매우 취약합니다. 실제 소자 Reliability 평가 중 HCI(Hot Carrier Inject) 평가에서도 Logic NMOS 소자에 대해서 신뢰성 평가를 진행합니다. 그 이유는 SiO2와 Si Junction면에서의 Energy Band Offset으로 설명할 수 있습니다. NMOS 소자는 Hot Electron에 의해 소자가 열화되고, PMOS 소자는 Hot Hole에 의해서 소자특성이 열화 됩니다. Si/SiO2 접합에서 Electron이 Oxide에 대해서 느낀 Energy Barrier는 3.1eV 수준이고 Hole이 느끼는 Energy Barrier는 4.6eV입니다. NMOS의 경우, 고온의 Electron이 느끼는 Oxide의 Barrier가 3.1eV로 Hole이 느끼는 Energy Barrier, 4.6eV 대비 낮습니다. 그래서 Hot Electron이 Gate Oxide를 극복하고, Gate로 주입되면서 소자 열화 현상이 심화됩니다. PMOS의 Hot Hole은 높은 Energy Barrier로 Carrier 주입이 모두 Blocking 되기 때문에, 소자 특성 열화가 미비합니다.
이와 같은 이유로, High-k Dielectric 소재의 요구사항으로, 1. High Dielectric Constant, 2. High Energy Bandgap, 3. Blocking Electron/Hole을 나타낼 수 있습니다. 당연히 높은 Field Effect를 위해 높은 Dielectric Constant가 요구될 것이며, Band-to-Band Tunneling과 같은 Tunneling에 의한 Leakage 및 열화를 억제하기 위해 높은 Bandgap이 요구되죠. 그리고 마지막으로 p-type Si과 Junction을 이루었을 때, Electron과 Hole 모두를 안정적으로 Blocking 하는지에 대한 요소도 매우 중요합니다. Asymmetric 하게 Electron은 정말 잘 막는데, Hole을 막지 못한다는 것은 소자 관점에서는 매우 치명적이기 때문이죠.
[질문 3] 신뢰성 열화를 야기하는 Interface 내 Trap State에 대해서 설명해주세요.
Interface State는 계면 상의 Defect을 의미하며, 이런 Defect은 Charge를 지니고 있기 때문에, 소자의 전기적 특성에 부정적인 영향을 미치게 됩니다. Interface의 Trap을 설명하기 앞서, Silicon 결정격자는 4개의 Si 원자들이 서로 공유 결합을 이루면서 단결정의 안정적인 결합을 가지지만, Surface에는 Si 원자의 부재로, Si이 결합을 하지 못하게 되면서 Defect이 존재하게 됩니다. Si Atom이 불완전한 결합을 가지는 개수를 우리는 Dit으로 정의합니다. 표면에 불완전한 결합을 Dangling Bond라 하며, Dangling Bond는 Si Surface에 존재하기 때문에, Source에서 Drain으로 Channel을 가로질러 이동하는 Carrier의 이동에 영향을 미치게 됩니다. 따라서 우리는 Dangling Bond의 영향을 최소화 시키기 위해 Hydrogen과 Nitrogen이 혼합된 Forming Gas를 주입한 후 열처리 함으로써 Dangling Bond를 Passivation 해주는 Sintering 공정 Step이 필수적으로 Process Sequence에 포함시킵니다.
이렇게 Passivation을 통해서 Dit를 작게 만들어줌으로써 안정적인 소자 특성을 확보할 수 있습니다. (Interface 내 Bond는 SI-Si bond / Si-H bond / Si-OH bond / Si-H Bond / Dangling Bond이 존재함)
[꼬리 3-1] Surface를 Passivation 하지 않으면 소자 특성이 어떻게 되는지 설명해주세요.
. Oxide와 Si 사이의 계면은 불연속적이기 때문에 다양한 Defect이 존재합니다. 계면에 Dangling bond의 경우 Si이 결합하지 못 한 불연속적 결합으로 Conductance한 특성을 가지는 결합입니다. Dangling bond가 많으면 계면 특성이 저하되고, Cox 외에 직렬로 Interface Cap. Cit을 형성하게 됩니다. 따라서, Gate에 Bias를 인가하게 되면, Interface의 직렬 Cap. 성분 때문에 소자 성능이 저하가 됩니다. Oxidation 공정을 하게 되면 Dit가 감소하게 되고, 추가적으로 Hydrogen/Nitrogen로 구성된 Forming gas를 주입하여 후속 열처리를 하게 되면 Dit는 급격하게 감소하게 됩니다. 그로 인해 Interface 특성이 개선이 되고 Interface Cap. 성분이 줄어들게 됩니다. 따라서 MOSFET 공정 시 Forming gas Step이 필수적입니다.
Dit는 Si의 Conduction Band와 Valance Band 사이에 위치합니다. 따라서, 일전에 말씀드렸다시피 Interface Trap States의 수 (Dit)수가 많을수록, Interface Trap-assisted Tunneling과 같이 Oxide 내부의 Potential에 변형이 일어나게 되고, 그로 인해 Impact Ionization에 의한 EHP 형성, Hole에 의한 Positive Feedback 그리고 Electron의 FN Tunneling 발생과 같이 Trap에 의해 시간에 따른 소자 특성 열화가 발생하는 신뢰성 이슈를 야기하게 됩니다. (Tunneling 교육내용 참고!)
[꼬리 3-2] Negative Bias Thermal Instability (NBTI)에 대해서 설명해주세요.
NBTI는 시간에 따라서 Threshold Voltage 증가와 그로 인한 Drain Current 증가, Transconductance (gm) 특성 열화를 야기합니다. NBTI에 의해서 시간에 따른 MOSFET Performance의 저하의 요인이 됩니다. P-FET의 경우, Gate에 Negative Bias가 인가되면 Inversion Layer인 "Hole"이 축적되면서 발생하는 신뢰성 문제입니다. N-FET의 경우, Negative Bias 인가 시 Accumulation Mode인 "Hole"이 축적되었을 때, 신뢰성 이슈가 발생합니다.
NBTI는 PMOS에 Negative Bias를 인가했을 때, Hole이 Si/SiO2 계면으로 이동하게 되고 Si-H bond을 깨트립니다. 따라서 Forming gas로 Dit를 줄여놓았는데, Hole에 의해 다시 Bonding이 깨지고 나면 Interface 특성이 저하되고 이를 NBTI의 Mechanism이라고 할 수 있습니다. 결합이 끊어진 Hydrogen은 산화막 쪽으로 확산해 나가고 결론은 Interface Trap이 늘어나게 되면서 Dit가 늘어납니다. 시간에 따라서, 계속 누적되면서 소자 특성이 저하되고 결론적으로 소자의 신뢰성 문제가 발생하게 됩니다.
여러분들 오늘까지, 소자의 신뢰성 이슈를 야기하는 Mechanism에 대해서 다루어보았습니다. 시간이 지남에 따라 안정적인 소자 특성을 평가하는 소자의 신뢰성은 정말 중요한 평가항목입니다. 우리가 Mechanism을 이해해야만 실제 실무에서도 신뢰성 이슈 발생 시 이슈를 바로 파악하고 적절한 Solution을 낼 수 있지 않을까요!
최근댓글