반도체 전공정에서 가장 높은 기술력을 요구하는 Deposition, 증착 공정에 대한 교육을 시작하겠습니다.
[질문 1]. Aspect ratio 에 대해서 설명해주세요.
Aspect ratio는 박막이 특정 단차를 가지는 profile을 가질 때, 단차의 width와 height의 비율을 aspect ratio라고 합니다. 현재 소자 Dimension이 작아지면서 Aspect ratio가 점점 더 커지고 있습니다. 높은 Aspect ratio를 가지는 profile을 구현하기 위해서는 etching 기술이 핵심입니다. 뿐만 아니라 높은 Aspect ratio의 profile을 커버할 고도의 증착 기술이 요구되고 있습니다.
[참고] "Aspect ratio" 두바이에 빌딩 '부르즈 칼리파'는 830m의 높이를 자랑합니다. 이 빌딩의 aspect ration, AR은 17 정도의 값을 가집니다. 국내에서 가장 높은 타워인 롯데타워는 555m의 높이로 AR=11 정도의 값을 가집니다. 현재 우리가 알고 있는 DRAM의 Aspect ratio는 보통 50정도의 값을 가집니다. AR 수치를 미루어 보았을 때, 작은 반도체 셀 내의 hole이 얼마나 깊고, 얼마나 narrow한지 짐작할 수 있으실 겁니다.
[질문 2]. Step Coverage에 대해서 설명해주세요.
Step coverage는 평판이 아닌 특정 Aspect ratio를 가지는 topology 상에서 위치에 따른 박막 두께의 비율을 의미합니다. Step coverage는 deposition performance의 지표가 됩니다. 상부의 박막 두께와 side의 박막 두께 비를 side step coverage, 상부의 박막 두께와 bottom 박막의 두께 비를 bottom step coverage, 그리고 상부막 입구 쪽 박막과 하부 박막의 두께 비를 Conformality로 나타내면서 Step Coverage가 100%에 가까울수록 우수한 박막 증착이 이루어졌다고 할 수 있습니다.
■ Side Step Coverage : a/b = 50% (left) vs. a/b = 95% (right) ■ Bottom Step Coverage : d/b = 65% (left) vs. d/b = 95% (right) ■ Conformality : a/c = 85% (left) vs. a/c = 99% (right)
[꼬리 2-1]. Step Coverage에 영향을 끼치는 요인에 대해서 설명해보세요.
Step Coverage에 영향을 끼치는 요인은 압력과 Sticking Coefficient 함수, 증착 원자의 방향성, 증착 면적을 요인으로 들 수 있습니다. Aspect ratio가 커지면서 점점 더 depth가 깊어지기 때문에, deposition 하기 어려운 조건이 됩니다. 100%의 ideal step coverage를 달성하기 어려운 가장 큰 이유는 sticking coefficient 함수 때문입니다.
[꼬리 2-2]. Sticking Coefficient 함수에 대해서 설명해보세요.
Sticking coefficient 함수는 반응가스가 외부로부터 주입돼서 표면에 얼마나 움직이 않고 붙어 있는지에 대한 지표입니다. high sticking coefficient는 migration이나 diffusion 없이 그 자리에 원자가 위치하고 있습니다. 즉, 외부에서 가스가 들어오면 확산돼서 표면에 가장 먼저 도달하는데, gap 안으로 이동하거나 확산하는 것이 미비하여 높은 Aspect ratio를 채우는 gap filling 효과가 저하됩니다. 이러한 경우, 표면에 원자가 점점 증착이 되면서 하부 gap에 void가 생기는 이슈가 발생합니다. 반대로, 도달한 가스원자가 표면에서 충분히 migration 되면 step coverage가 우수해집니다.
Sticking coefficient, Sc
[꼬리 2-3]. Step Coverage와 압력 사이의 관계에 대해서 설명해보세요.
Deposition 공정에서 압력은 Mean free path, MFP와 관련이 있습니다. Gas phase에서 증착을 하게 되면 gas 분자끼리 서로 충돌을 하게 됩니다. MFP는 평균적으로 얼마나 멀리 이동하는지에 대한 지표입니다. mean free path가 길수록 충돌없이 멀리 이동하는 것을 의미하고, 압력이 높을수록 mean free path가 짧고 압력이 낮을수록 MFP가 길어집니다. Deposition 설비들이 Low pressure 공정을 채택하는 이유가 바로 mean free path를 길게함으로써, 높은 Aspect ratio profile의 깊은 gap까지 precursor가 충분히 도달해서 step coverage를 향상시키기 위함입니다.
[질문 3]. 박막의 Stress에 대해서 설명해주세요.
박막의 stress는 wafer와 film 간의 재료의 기계적 물성의 불일치에 의해서 발생합니다. film 상의 stress를 의미하며, intrinsic stress와 extrinsic stress로 구분됩니다. Intrinsic stress는 보통 film의 성장과정에서 발생하고, extrinsic stress는 주로 재료간의 열팽창계수 차이로 인해 발생합니다. 웨이퍼 위에 박막을 증착할 때 고온의 공정온도 상에서 박막이 증착되고, 상온으로 cool down 시 열팽창계수가 동일하다면 변화가 없지만 차이가 있으면 박막이 stress를 받고 휘거나 crack이 발생할 수 있습니다.
[세부설명] Extrinsic stress, 'Tensile stress vs. Compressive stress'
1. Tensile Stress는 박막의 열팽창계수가 Si 기판보다 큰 경우, 위로 휘게 되는 Stress 입니다. 2. Compressive Stress는 박막의 열팽창계수가 Si 기판보다 작은 경우, 아래로 휘게 되는 Stress 입니다.
Stress는 film의 증착 전후 wafer의 휘는 정도를 측정하여 계산합니다. (Stoney Equation). 필름 두께를 알고, 웨이퍼의 곡률 반경 차이를 알면 stress를 계산할 수 있습니다.
[질문 4]. Deposition rate에 대해서 설명해주세요.
Deposition rate은 박막의 증착 속도를 의미합니다. 반도체에서는 보통 분당 침전되는 량을 표현합니다. Deposition rate에 영향을 미치는 요인으로는 공정 설비마다 다르지만 보통 공정온도, 압력, plasma density, 주입 gas type, gas 량 등을 통해 제어할 수 있습니다. deposition rate이 높을수록 제조공정의 throughput이 높지만 무엇보다도 증착하고자 하는 target film의 막질이 우수해야 하기 때문에 다양한 공정변수들을 제어하여 최적의 조건을 찾아야 합니다.
[추가 용어정리] 1. As Deposition 막질을 최초로 증착한 상태를 말합니다. 박막을 형성한 후 열처리나, 식각, 이중 침적 같은 추가적인 가공이 들어가지 않은 그대로의 상태를 말합니다. 2. In-situ Doping Deposition 박막 증착 시 증착과 불순물 주입이 동시에 진행되는 공정을 말합니다. 예를 들면 PSG 형성 시 사용되는 공정입니다. "SiH4 + O2 → SiO2" 산화막을 형성하는 공정에서 Phosphorus를 성분을 동시에 첨가하여 PSG 박막을 형성합니다. "SiH4+PH3+O2 → PSG +H2O(↑). In-situ 공정의 반대는 ex-situ doping deposition으로 박막 형성 이후 implant 공정을 통해 불순물을 주입하는 공정을 의미합니다. 3. Heat Budget Heat budget은 웨이퍼가 여러 공정을 거치면서 공정 중에 받은 열의 합계를 의미합니다. 저온 공정을 통해 heat budget을 낮추는 방향으로 기술이 개발되고 있습니다. 4. Spike anneal spike anneal은 레이저 빛을 이용하여 웨이퍼의 국소적인 표면만을 순간적으로 열처리 함으로써 heat budget을 낮추는 기술입니다. implant 공정 시, shallow junction depth profile을 구현하기 위해 주입된 이온을 활성화시키는데 있어서 등방성으로 diffusion 되지 않고 원하는 doping profile을 구현하기 위해 빠른 고온처리를 수행합니다. 5. Rapid Thermal Annealing, RTA 수은 혹은 할로겐 램프를 이용한 열처리 방법으로 웨이퍼의 열이력을 낮추기 위해 램프로 급속 열처리를 하는 기술입니다. 6. LOCOS (Local Oxidation of Silicon) 소자 분리기술로서 반도체 기판 상에 산화막을 선택적으로 성장시켜 소자가 형성되는 domain을 구분하는 분리막을 형성하는 기술입니다. 7. STI (Shallow Trench Isolation) 소자 분리기술로서 반도체 기판에 트렌치를 형성하고, 트렌치 내부를 절연막으로 채움으로써 소자 분리막을 형성하는 기술입니다. 8. Doping 도핑 반도체 내 전기전도도를 변화시키기 위해 불순물을 첨가하는 기술로서 n-type은 phosphorus, As, p-type은 B, BF2며 주요 관련공정은 ion implant, Oxidation 확산, 열처리 등이 있습니다. 9. TDDP (Time Dependant Dielectric Breakdown) 산화막 막질을 평가하는 방법 중 하나로 산화막에 전계를 인가하고 나서 절연 파괴되기 까지의 시간을 측정함으로써 산화막을 평가합니다. 10. TZDB (Time Zero Dielectric Breakdown) 산화막의 막질을 평가하는 방법 중 하나로, 산화막에 ramping 전계를 인가하고 나서 I-V를 측정함으로써 산화막을 평가합니다.
최근댓글