오블완 검색 결과

21 개의 검색 결과가 있습니다.

반도체사관학교 훈련과정/반도체 전공정

[딴사관 정주행 프로젝트] CMP 공정 + 세정공정, C&C

Chap 1. 세정공정 기초Q1. 세정공정을 희망하시는군요. 세정 공정의 목적과 세정공정 엔지니어의 역할에 대해서 설명해주세요.Q2. 반도체 공정 상에서 발생할 수 있는 오염원에 대해서 알고 있는 것이 있다면 말씀해주세요.Q3. 여러 오염원들 중에서 본인이 생각하는 가장 Critical한 오염원이 무엇이라고 생각하시나요.Q4. 오염원에 따른 이슈에 대해서 설명해주세요!Q5. 세정 공정의 구분에 대해서 설명해주세요.Q6. 습식 세정과 건식 세정 중 무엇이 더 미세공정에 적합하다고 생각하시나요.Q7. RCA 세정에 대해서 간략하게 설명해주세요.Q8. 질화막이 제거되는 Chemistry를 설명해주시겠어요.Q9. Scrubber에 대해서 설명해주세요.Q10. Ozone Cleaning에 대해서 설명해주세요. [..

2024. 11. 27. 23:39

반도체사관학교 훈련과정/반도체 전공정

[딴사관 정주행 프로젝트] 반도체 공정 -"에치공정, 기초+심화 편"

Chap 1. 식각공정 : 용어정리Q1. Etch Bias 설명하세요.Q2. 식각 공정 시 발생할 수 있는 Over Etch와 Under cut에 대해서 설명해주세요.Q3. Etch rate에 대해서 설명해주세요.Q4. Selectivity에 대해서 설명해주시죠.Q5. Etch Uniformity에 대해서 설명해주세요.Q6. Aspect Ratio에 대해서 설명해주세요.Q7. Loading Effect에 대해서 설명해주세요.Q8. 미세화에 따라 지향하고 있는 Etch Profile에 대해서 간략하게 설명해주세요.Q9. 에치공정에서 중요한 End Point Detection (EPD)에 대해서 설명해주세요. [식각공정] 훈련 1 : "Etching 공정, 용어정리"초미세 공정이 도입됨에 따라 작은 doma..

2024. 11. 26. 22:59

반도체사관학교 훈련과정/반도체 소자

[딴딴's 비밀노트] 차세대 메모리 3D DRAM 소자에 대해서 설명하세요.

[질문 1] 2D DRAM과 3D DRAM의 차이점은 무엇인가요.2D DRAM과 3D DRAM은 1Tr. + 1Cap. 즉 Memory Cell의 모양에서 큰 차이가 있습니다. 기존에는 Plat한 Si Wafer 위에 전류를 제어하기 위한 Tr.을 배치하고, 이 전하의 저장 유무에 따라 Data를 나타내는 Capacitor가 위치했습니다. 3D DRAM의 경우 Transisto와 Capacitor를 가로로 눕혀서, 수직으로 적층시킨 구조입니다. 이러한 구조를 채택하면, EUV와 같은 초미세 공정을 활용하지 않아도 된다는 강점이 있습니다. 또한 Memory Cell 사이 공간이 여유롭기 떄문에, 인접 Cell 간 간섭도 최소화 시킬 수 있습니다. 2D DRAM의 최대 용량은 32GB으로, 수직 적층 구조의..

2024. 11. 25. 22:38

반도체사관학교 훈련과정/★속성 면접 준비편★

[딴딴's 직무면접] SiC, GaN 화합물 전력반도체 산업의 전망 및 Challenge

점점 더 중요성이 커지고 있는 전력 반도체 시장, 현재 트랜드는 무엇인가요?전기차의 보급이 확대 되면서 더 많은 전력을 필요로 하는 첨단 어플리케이션의 등장으로 전력을 변환, 분배, 변압 및 제어하는 전력반도체의 중요성이 점점 더 커지고 있습니다. 특히 이러한 상황 속에서 기존 Si을 사용한 전력 반도체 소자에서 새로운 화합물 소재인 실리콘 카바이드(SiC)와 갈륨 나이트라이드 (GaN)를 사용한 전력 반도체의 필요성이 점점 더 중요해지고 있습니다. 그럼, 왜 Si 소재에서 SiC, GaN 화합물 소재의 전력반도체 소자가 필요한 것이죠?첨단 어플리케이션이 고도화 되면서 요구하는 전력이 점차 증가하고 있습니다. 전기차의 보급이 점차 확대되고 있는 상황에서, AI와 같은 첨단 반도체와 이를 뒷받침하는 Dat..

2024. 11. 24. 18:14

딴딴's 반도체사관학교 직무 Secret Node!!/반도체 직무 심화 교육

[딴딴's 비밀노트] Circuit Integration을 위한 PDK 요약 #06, 'Database'

TLU (Table Look-up)Table Look-up (TLU) 파일에 대해서 알아보겠습니다. TLU 파일은 소자 Model을 정의하는 데 있어서 매우 중요한 파일입니다. 다양한 조건에 대한 Data를 미리 계산하여 Table 형태로 User에게 제공함으로써, Circuit Simulation이나 성능 분석의 효율성을 높일 수 있쬬.' 다양한 조건' 이라는 것은 무엇일까요.TLU 파일은 소자 특성에 대해서 전압, 온도, 그리고 소자의 Physical Dimension (Width/Length) 등 여러 조건을 고려하여, 전류, 전압 Table로 정리합니다. 즉, 다양한 조건에서 소자가 어떤 식으로 동작하는지 예측할 수 있도록 I-V 정보를 Table로 제공하는 것이죠.TLU 파일을 사용하면 장점이 ..

2024. 11. 23. 16:06

딴딴's 반도체사관학교 직무 Secret Node!!/반도체 직무 심화 교육

[딴딴's 비밀노트] Circuit Integration을 위한 PDK 요약 #05편 : "SDC 파일"

SDC file (Synopsys Design Constraints)SDC 파일은 Synopsys Design Constraints 혹은 Static Timing Constraints (STA)라고 하죠. STA는 특히 SDC 파일 내에서설정하는 구체적인 타이밍 제약 조건을 의미합니다. 이는 디지털 회로 설계에서 Timing 분석을 위해 필요한 다양한 제약 조건들에 대한 정보가 포함되어 있습니다. SDC 파일 내 제약 조건은 Clock 주기, 입력 및 출력 지연, 그리고 Data 경로 지연과 같은 Timing에 대한 요구사항을 명시합니다. 정확한 Timing 분석을 위해 EDA Tool이 설계를 분석하고 최적화 하는 데 필요한 정보를 제공함으로써 Timing 문제가 발생하는 것을 방지하죠. 뿐만 아니라..

2024. 11. 22. 00:11

딴딴's 반도체사관학교 직무 Secret Node!!/반도체 직무 심화 교육

[딴딴's 비밀노트] Circuit Integration을 위한 PDK 요약 - #04편, ".def 파일"

DEF 파일 (Design Exchange Format).def file은 Design Exchange Format으로 IC를 Design 할 떄, Layout 정보를 포함합니다. 주요 정보는 Physical Layout 정보(회로 배치, 경로 및 구조), Interconnection(Device 간 전기적 배선 연결), 공정 제약 및 Tech 정보입니다. DEF 파일은 후속단계에서 GDSII 파일로 변환되어 Layout 정보를 포함하고 있는 Design의 Final Data로 사용됩니다. DEF File은 아래와 같이 6개의 구성이 있으며, 각 요소에서 포함하고 있는 정보는 다음과 같습니다.1. HEADER : 파일의 시작, Version과 같은 메타 정보 포함2. DATABASE : ASIC 또는 F..

2024. 11. 21. 20:32