① CMOS Layout : PMOS vs. NMOS : Fundamental Difference
이번 Sector에서는 CMOS Layout을 가장 기본적인 수준에서 다루어볼 것입니다. CMOS Process와 Layout에 대해서 관심있는 사람을 위해 다음 장에서 좀 더 세부적으로 다루어보는 시간을 갖도록 하겠습니다.
위 그림에서 보다시피, NMOS 및 PMOS가 포함되어 있습니다. N-well 안에는 P-Select이 있고, PMOS의 확산층이 있습니다. N-Select에는 NMOS 확산층이 있습니다. NMOS와 PMOS 유사하게 Source와 Drain을 형성해주고, Contact을 형성해줍니다. Source/Drain Contact을 형성한 후에, Gate를 연결해줍니다. 다음에 Source의 Drain과 PMOS를 연결해줍니다. PMOS 쪽은 VDD, NMOS 쪽은 GND가 연결됩니다. 그리고 가운데 Point에서 출력값을 취합니다. Input은 Poly 단에 있습니다. 우리는 Process Corner가 대게 NMOS의 2가지 Term과 PMOS의 2가지 Term에 의존한다는 것을 말해드립니다.
NMOS와 PMOS의 가장 큰 차이는 무엇일까요. 일반적으로 PMOS 영역을 NMOS 영역보다 두 배 크게 만듧니다. 근본적인 이유는 NMOS의 Majority Carrier인 Electron의 이동도가 PMOS의 Majority Carrier인 Hole의 이동도보다 2배 크고 NMOS의 저항은 PMOS의 절반이므로 결과적으로 동일한 채널 저항의 균형을 유지하고 Mobility 차이를 개선하기 위해 PMOS는 NMOS보다 크게 만들어집니다.
Process Corner의 경우 주로 Speed에 초점을 맞추며, 여기서 Corner Variation 또는 Process Variation을 수행하기 전에 NMOS 및 PMOS의 Speed에 초점을 맞추도록 하겠습니다.
■ PMOS vs. NMOS : Fundamental Difference ① NMOS의 Majority Carrier인 Electron Mobility는 PMOS의 Majority Carrier인 Hole의 2배 이상. ② NMOS의 On Resistance (Channel Resistance)는 PMOS의 절반 ③ 결과적으로 동일한 Channel Resistance와 Mobility의 균형을 맞추기 위해 PMOS는 NMOS의 2.x 배 크기로 제작 ④ CMOS는 이와 같이 Balancing 한 NMOS-PMOS 쌍을 포함함 ⑤ 만약 Balancing을 하지 않는다면, 같은 Dimension에서 PMOS는 애초에 NMOS보다 느림. ⑥ 그러나 PMOS 회로는 NMOS보다 저비용 공정, 높은 수율과 높은 Noise에 대한 내성을 가지는 장점이 있음. ⑦ CMOS가 아닌, NMOS 기반 IC는 PMOS 기반 IC에 비해 Si 면적 대비 더 작게 제작 가능함.
② CMOS Process
Photo, Etch, Implant, Diffusion, CVD, PVD, CMP, Wet 공정을 8대 단위 공정이라 하며, Wafer는 8대 공정을 수십회의 반복 진행함으로써 최종 완성됩니다. 그리고 최종 전기적 검사인 PCM 검사를 통해 Wafer의 정상 진행 여부를 최종적으로 판단합니다. Wafer 제조는 8대 단위공정을 반복 진행함으로써 수백 Step 공정 진행 후 Fab-Out 됨 ① Photo Lithography Process -투명한 마스크 위에 형성된 극미세 패턴을 규격화된 빛을 조사하여 Si Wafer 위에 전사하는 공정 ② Etch Process -Wafer 위의 박막(Film)을 Photo 공정에서 Pattern을 형성한대로, 필요한 부분만 남기고 필요없는 부분을 화학적 또는 물리적 반응으로 제거하는 공정 ③ Implant Process -반도체 소자인 Transistor의 전기적 특성을 Control 하고자 Ion (불순물 Dopant)을 생성시킨 후 일정한 Energy로 가속시켜 Wafer에 균일하게 주입하는 공정 ④ Diffusion Process -반도체 제조공정에서 Metal 공정 이전의 산화공정, 열처리 공정 및 Film 증착 공정 ⑤ CVD (Chemical Vapor Deposition) Process -Layer 간의 절연막, 보호막 등의 기능을 수행하기 위해서는 원하는 특성을 가진 다양한 Film을 증착시키기 위하여 화학물질을 기화시켜 화학반응에 의한 증착막을 형성 ⑥ PVD (Physical Vapor Deposition) Process -하부구조 (소자, Gate 등)가 완성된 상태의 반도체 표면에, 금속 배선을 형성하기 위한 금속막을 얇게 입히는 공정으로 물리적 반응에 의한 증착막을 형성하는 공정 ⑦ CMP (Chemical Mechanical Polishing) Process -화학적 작용과 물리적 작용을 이용하여 Wafer 상에 증착된 산화막이나 금속막을 연마하여 평탄화 또는 제거하는 공정 ⑧ Wet Process -반도체 공정 진행 전/후에 Wafer에 부착된 각종 오염 물질들을 제거하는 공정
③ CMOS Process Variation : Introduction
반도체 제조에서 CMOS Variation parameter는 일반적으로 평균 표준편차 등으로 통계적 분포로 표현됩니다. 그렇기 때문에 통계 용어에 익숙해져야 합니다. 여기서 Oxide Thickness, Tox, Poly-linwidth, Metal Width, 등 모든 Process Variation Parameter는 모든 영향을 고려하면서 공정을 진행합니다. 온도 및 전압 값은 Process에서 매우 쉽게 변경할 수 있습니다.
① Threshold Voltage, Vt of NMOS/PMOS ② Gate Oxide Thickness, Tox ③ Poy linewidth, Metal Width, Insulation Oxide Thickness ④ Variable Operating Condition : -Operating-Voltage / Die-Voltage (V) -Operating Temp. (T) within rage of -40℃ to 125℃ Degree Celcious (T).
④ Process Conrenr (as known as FEOL Corner)
위 그림에서 볼 수 있듯이, X축은 NMOS의 Speed, Y축은 PMOS의 Speed를 나타냅니다. 모든 Slow NMOS는 x축이 일정하고 y가 변하는 수직선에 놓여 있으며 (위 그림에서 왼쪽 파란색 선) 모든 빠른 NMOS 역시 Fast의 일정한 x값에서 y가 변하는 선에 놓여있습니다. 이와 유사하게 Slow PMOS는 일정한 y값 (파란색)을 가지고 x축이 변합니다. Fast PMOS 또한 일정한 y값 (빨간색)을 가지고 x 값이 변하는 선에 놓여져 있습니다.
위 그림처럼 모든 경계선을 가지고 평행 사변형을 그릴 수 있습니다. NMOS, PMOS 각각의 Speed에 따라 Fast인 경우는 Fast/Fast (FF), Fast/Slow (FS), Slow/Fast (SF), Slow/Slow(SS)로 표현할 수 있습니다. 그리고 FF/SS와 SF/FS의 가상의 대각선을 그려본다고 했을 때, 교차점이 바로 Typical/Typical (TT)로 표현합니다.
[Summary] ① Corner라는 용어는 각 Corner에서 회로의 특정 성능을 보장하는 가상의 4사분면을 나타냅니다. ② 각 Corner 즉, Extreme Limits은 고려중인 설계에 대한 일종의 성능 경계 조건을 지정합니다. ③ 이때 Process Corner는 제조된 회로에 대한 Si 제조 공정의 Parameter의 극한 변화를 나타냅니다. ④ Fast-slow 및 Slow-fast와 같은 Mixed 된 Corner를 'Skew Corner'라고 합니다. ⑤ Transistor의 Parameter가 Transistor를 빠르게 동작하도록 설정되는 경우를 'Fast Corner'라고 합니다. ⑦ Single Circuit은 각 Process Corner에서 다르게 수행되고, 한 Wafer-LOT에서 다른 Wafer-LOT까지 주어진 회로에 대해 약간의 다른 Performance를 보일 수 있습니다. ⑧ 각 Process Corner에서의 회로 성능 테스트를 'Characterization'이라고 합니다. 이 단어는 Standard Cell과 함께 자주 사용됩니다. ⑨ TT, FF, SS 등 두 글자로 표현된 이름은 각각 CMOS 구조에 대한 N-Channel (NMOS) Corner와 P-Channel (PMOS) Corner를 나타냅니다.
⑤ Corner Terminologies in VLSI
① FEOL Corner : FF, SS, TT, FS, SF ② BEOL Corner : C-Worst, C-Best, Cc-Worst, RC-Best, RC-Worst
NAME
NMOS
PMOS
FF
Fast
Fast
SS
Slow
Slow
TT
Typical
Typical
FS
Fast
SF
Slow
Fast
⑥ FEOL Corners : Detailed Nomenclature
① NMOS : Slow, Typical, Fast (S, T, F) ② PMOS : Slow, Typical, Fast (S, T, F) ② Temperature can be Hot, Typical, Cold (S, T, F) ④ Vdd can be High, Typical, Low (F, T, S) ⑤ Elaborate Process Corner Label may include NMOS, PMOS, Temp., Vdd. ⑥ TTTT : Typical NMOS, Typical PMOS, Room Temp., Nominal Supply. ⑦ SSSS : Slow NMOS, Slow PMOS, Hot Temp., Low Supply ⑧ FSSS : Fast NMOS, Slow PMOS, Hot Temp. Low Supply ⑨ Threshold Voltage, Vt (↓) : Fast, Vt (↑) : Slow ⑩ Drain Current : Id (↓) : Slow, Id (↑) : Fast
The best and Worst Design Corners are defined as follows : - Best-case : Fast Process, Highest Voltage and Lowest Temperature, 빠른 공정, 높은 전압, 낮은 온도 - Worst-case : Slow Process, Lowest Voltage and Highest Temperature, 느린 공정, 낮은 전압, 높은 온도
⑦ Process (FEOL) Corners Variation
FOM, Figure of Merit, 성능지수에 대한 정확한 값은 표시하지 않겠습니다.
VDD Fixed
M40℃
0℃
27℃
80℃
125℃
FF
FOM
FOM
FOM
FOM
FOM
TT
FOM
FOM
FOM
FOM
FOM
SS
FOM
FOM
FOM
FOM
FOM
성능지수에 대한 정확한 값은 제공되지 않지만 이 테이블 구조를 살펴보겠습니다. 먼저 위의 경우 VDD는 고정되어 있습니다. 즉, V는 고정된 값입니다. 여기서 온도는 -40, 0, 27, 80, 125℃ 입니다. 여기서 우리는 FF에 대한 모든 Process를 변경하고 있습니다. 그리고 해당 Process에 대한 Figure of Merit, 성능지수는 Table에 List-up 됩니다. 어떤 성능지수 값도 표기되지 않았습니다. 이는 다양한 종류의 Data sheet에서 어떤 종류의 Table를 기대할 수 있는지 익숙해지기 위함입니다. FF와 마찬가지로 TT와 SS에 대한 성능지수가 표시됩니다. 실제 Data Sheet에서는 주어진 FF와 SS에서 전체적으로 변형이 있거나 일부 또는 그 중 하나의 변형이 있을 수 있습니다. 이는 Data Sheet에 따라 달라집니다.
Data Sheet에서 예상할 수 있는 IP 또는 공급업체로부터 얻을 수 있는 모든 Process Variation의 세부 정보가 포함된 Data Sheet가 제공됩니다. Process Variation의 세부 정보에 따라 다른 Table을 작성할 수 있습니다.
Process Fixed
M40℃
0℃
27℃
80℃
125℃
1.63
FOM
FOM
FOM
FOM
FOM
1.8
FOM
FOM
FOM
FOM
FOM
1.95
FOM
FOM
FOM
FOM
FOM
여기서 우리는 Process Variation을 변경했습니다. Process에서 첫 번째 열에서는 전압을 1.63으로 변경하고, 이를 특정 항목에 대해 성능지수를 나타냅니다. 다음, 다른 VDD가 있고 이에 해당하는 또 다른 성능지수가 있습니다. 1.63, 1.8, 1.9V로 VDD의 값을 변경하면서 Table을 작성할 수 있습니다. 이전 Table에서는 Voltage가 고정되고 Process가 변경되었으며, 여기에서는 Process가 전압으로 고정되고 온도가 변경됐습니다. PVT의 경우 하나는 고정된 상태로 유지되고 다른 두 개가 변경됩니다. 이와 같은 2D Table에서 공급업체의 Data Sheet에 나오는 다양한 성능지수를 해석할 수 있습니다.
FF_1.2V_125℃
SS_1.05V_M40C
TT_1.05V_M40C
C-BEST
C-BEST
C-BEST
C-WORST
C-WORST
C-WORST
RC-BEST
RC-BEST
RC-BEST
RC-WORST
RC-WORST
RC-WORST
실제 IP 분포로 이동하면 표준 셀로 얻을 수 있는 항목이 표시될 수 있습니다. 그래서 이름은 위와 같이 표현되며 혼란스러울 수 있습니다. 그래서 우리의 명명법은 VDD_온도로 나타냈습니다.
실제 Data Sheet에서 이러한 종류의 Variation 또는 순열 및 조합을 기대할 수 있습니다. 일단 이것을 가지고 있으므로 이제 이 모든 것이 쓰여진 Data Sheet를 직면할 것입니다.
요약하자면, Process Corners (P)는 가상의 2D 평행사변형을 통해 시각화됩니다. 각 Corners에는 각각의 Point가 있습니다. 일반 Typical Corners만 대각선의 교차점에 위치합니다. Process Corner는 반도체 제조공정에 따라 FEOL Corner라고도 합니다. 실제 적용된 Corner에는 Process 뿐만 아니라 Voltage와 Temperature도 포함되어 있습니다.
Process, Voltage 그리고 Temperature의 모든 순열 및 조합에서 고려중인 설계의 특정 성능지수의 변화를 관찰합니다. 이때 순열과 조합은 BEOL(RC) Corner를 고려하면 복잡해질 수 있습니다.
최근댓글