[NAND Flash (낸드플래시) #3] "Charge Trap Flash, CTF에 대해서 설명하세요"

---

오늘은 기존 Floating gate에 전하를 저장하는 방식에서 진화된 Charge Trap Flash, CTF 방식에 대해서 알아보도록 하겠습니다.

---

[질문 1]. Floating gate의 한계에 대해서 설명해보세요. 

Floating gate는 Control gate에 고전압을 인가하여, tunneling에 의해 floating gate로 전하가 저장되는 원리입니다. 하지만 Floating gate는 전기적으로 도체이기 때문에 'Cross talk'의 문제가 생깁니다. Cross talk란 하나의 회로가 주변에 있는 다른 회로에 영향을 주는 것을 말합니다. 집적도를 높이기 위해 낸드플래시 하나의 셀의 크기가 점점 미세화 되면서 주변 셀에 대한 간섭이 커지는 Cross talk 이슈가 심화됩니다. 그리고 셀 사이즈가 점점 작아지면서 Gate coupling ratio의 감소도 일어나게 되면서 이러한 이슈를 개선시키기 위해 도체인 floating gate에 전하를 저장하는 방식이 아닌, 절연체에 전하를 저장하는 방식인 Charge Trap Flash 방식이 채택되었습니다. 

---

[꼬리 1-1]. Gate coupling ratio가 무엇인지 설명해보세요.

Gate coupling ratio는 Control gate의 인가된 전압이 Floating gate에 얼마나 잘 전달되는지에 대한 비율을 나타냅니다. NAND Flash의 구조를 보면 Control gate와 floating gate 사이에는 절연막이 존재합니다. 이때, Metal-Oxide-Metal, MOM 구조를 가지기 때문에 이는 capacitor로 작용합니다. 또한, Control gate와 Floating gate 뿐 아니라 source와 Floating gate, 기판과 Floating gate, Drain과 Floating gate 같이 원하는 소자의 동작과 상관없는 capacitance 값이 존재합니다. 이러한 기생 capacitance는 Control gate에 인가된 바이어스가 floating gate에 전달되는데 영향을 저하시키게 됩니다. 특히, 셀 크기가 작아지면서 이러한 기생 capacitance 값은 더욱 커지게 되고 Gate coupling ratio가 더욱 감소하게 되는 이슈가 발생합니다. 

---

[질문 2]. Charge Trap Flash, CTF 메모리에 대해서 설명해주세요. 

CTF는 Charge Trap Flash로, 기존의 NAND Flash 구조는 Floating gate라는 도체에 전하를 가두어 정보를 저장했습니다. 하지만 소자 사이즈가 작아지면서 주변 셀들과의 간섭이 커지고, 기생 Capacitance 성분의 증가로 gate coupling ratio가 감소하는 이슈가 발생했습니다. 그래서 기존 Floating gate의 도체에 전하를 가두는 방식이 아닌 부도체에 전하를 가두는 방법이 고안되었습니다. 부도체는 Silicon Nitride를 대표적으로 사용함으로써 기존 Flash memory의 이슈를 개선한 방법이 바로 Charge Trap Flash 구조의 Flash memory입니다.

---

[꼬리 2-1]. 도체에 전하를 저장하는 것이랑 부도체에 전하를 저장하는 것이랑 무슨 차이가 있는가요.
CTF의 장점에 대해서 설명해보세요.

CTF 구조의 장점은 기존 도체에 저장된 전하는 방전될 확률이 높습니다. 하지만 CTF 구조는 SiN 절연체를 사용하기 떄문에 이러한 누설에대 한 이슈를 개선시킬 수 있습니다. 또한, 기존 Floating gate는 MOM Capacitor 구조로 계면 간에 기생 capacitance 성분이 증가하면서 기존 Short channel effect와 마찬가지로 Control gate의 구동력이 작아지게 됩니다. 그 결과 floating gate의 저장된 전하의 양에 따라 threshold voltage의 변화를 읽어내 저장 데이터를 판단하는 Flash memory의 신뢰성을 크게 저하시킵니다. CTF는 MOM 구조가 아닌 Insulator에 전하를 저장하기 때문에 기생 capacitance의 성분을 크게 줄여 Control gate의 구동력을 크게 향상시킬 수 있어 소자 신뢰성을 향상시킬 수 있습니다. 그리고 구조적으로 Floating gate 구조의 Flash 메모리 셀 보다 셀의 높이가 크게 낮아집니다. 이는 고집적화 시키는데 큰 강점으로 작용됩니다. (그림 참조)

출처 : 삼성전자 반도체이야기 / Floating gate 보다 CTF 구조의 Cell 높이가 훨씬 낮음.

[세부설명] Charge Trap Flash, CTF

Trap이 많은 Nitride를 절연체로 사용하여 Trap 속에 전하를 가둠으로써 0과 1을 구분하는 방식입니다. 도체인 Floating gate가 데이터를 저장하던 기존 방식을 부도체인 Nitride가 대신함으로써 인접한 셀과의 혼선인 Cross talk를 원천적으로 차단하게 됩니다. 이러한 이유로 2006년에 당시 널리 쓰이던 Floating gate 기술의 한계를 극복한 혁신적인 기술인 Charge Trap Flash, CTF 낸드기술을 개발해 세계 최초로 40nm 32Gb 낸드플래시 메모리가 상용화됐습니다.

삼성전자는 2013년 8월 3차원 수직 구조 낸드 (3D Vertical NAND, 3D V-NAND) 플래시 메모리를 양산하며 반도체 미세화 기술의 한계를 넘어섰습니다. 이는 세계 최초로 3차원 집적 기술을 상용화함으로써 기존 평면 반도체에서 3차원 입체 메모리 반도체 시대의 개막을 알렸습니다. 

'3차원 원통형 CTF (3D Charge Trap Flash) 셀구조'와 '3차원 수직적층 공정기술'이 동시 적용된 V-NAND는 기존 평면 낸드에 비해 빠른 속도와 적은 소비전력, 셀의 내구성 등 3박자를 모두 갖추었고 Control gate에 저장하는 전하를 더욱 빠르고 안정적으로 관리할 수 있게 됐습니다. 평면에 미세하게 회로를 새기면서 수평으로 셀을 배열해 만든 평면 플래시오 달리 배열된 셀을 3차원 수직으로 적층하는 방식으로 셀 구조와 공정 혁신을 통해 메모리 집적도의 한계를 돌파한 낸드플래시 메모리 기술의 결정체라고 할 수 있습니다. 이후 테라 시대를 주도할 대용량 낸드 플래시 양산기술을 확보하게 되었다는 점에서도 큰 의미가 있습니다.

---

오늘 하루도 고생 많으셨습니다. 다음 교육에서는 3D Vertical NAND, V-NAND 플래시 메모리에 대해서 교육하도록 하겠습니다. 
From. 교관 홍딴딴