[반도체 소자] "MOS Capacitor와 MOSFET의 차이"

반도체 소자 교육 - 이등병

---

이번 시간부터 반도체 소자에 대한 동작원리와 메커니즘 그리고 차세대 소자에 대해서 다루어보겠습니다.
모두 포기하지 말고 마지막까지 참고 견디세요.
강한 사람이 살아 남는 것이 아니라, 살아남은 사람이 강한 것입니다.

---

[질문 1]. MOS Capacitor와 MOSFET의 차이에 대해서 설명하세요.

• Keyword : [MOS Capacitor, 축적, 공핍, 반전, 유전율, MOSFET, 도핑, C-V, I-V특성, 고주파, 저주파]

MOS Capacitor는 MOS (Metal-Oxide-Semiconductor)  구조로 2단자, MOSFET은 Gate, Source, Drain, Body 총 4단자소자로 구성됩니다. 즉, MOS Capacitor에 Source/Drain을 구성하면 MOSFET 이 됩니다. MOS Capacitor의 특성은 gate 전압에 따른 gate Capacitance를 측정함으로써 C-V 곡선으로 소자를 평가합니다. MOSFET은 MOS Capactior와 달리 전류-전압, I-V 곡선으로 소자를 특성평가합니다.  

---

[꼬리 1-1]. 우선, MOS Capacitor의 동작 특성에 대해서 설명해주세요.

MOS Capacitor는 gate 전압에 따라 Accumulation (축적), Depletion (공핍), Inversion (반전) 3가지의 상태를 가집니다. NMOS 기준으로 설명드리겠습니다. 음의 gate 전압이 인가되면, p-type 기판의 다수캐리어인 정공이 산화막과 반도체 계면에 축적이 되면서 accumulation mode가 됩니다. 양의 gate 전압을 인가하면 양의 전압을 상쇄시키기 위해 다수캐리어인 정공은 계면으로부터 멀어지고, dopant 원자에 의한 음의 고정전하가 평형을 유지하게 됩니다. 이때가 depletion 공핍모드입니다. depletion mode는 계면에 carrier가 존재하지 않는 상태를 의미합니다. 이후 더 강한 양의 전압을 gate에 인가하게 되면, 공핍영역의  width가 확장되면서 결국 최대가 되고 더 이상 도펀트 원자는 음의고정전하를 생성할 수 없기에 이를 보상하기 위해 p-type 기판 내에 소수캐리어인 전자가 계면이 쌓이게 됩니다. 이때를 inversion 반전 모드라고합니다. 

 

---

[꼬리 1-2]. 소자에서 Depletion 공핍영역이 갖는 의미에 대해서 설명해보세요.

Depletion 영역은 전하를 띠지만 영역 내부에 charge carrier가 존재하지 않습니다. 즉, 공핍영역에는 mobile carrier가 없다는 것이고 결국 절연막 관점에서 보았을 때, 이는 gate dielectric, 유전막의 두께가 확장됨을 의미합니다. 즉, Capacitance, C=εA/d 관점에서 보았을 때, Capacitance 값은 감소하게 됩니다. 이러한 공핍층 두께에 의한 capacitance의 변화는 미세공정에서 중요한 이슈로 떠오릅니다.  

---

[꼬리 1-3]. C-V 곡선에서 주파수에 따른 특성에 대해서 설명해보세요.

MOS Capacitor의 C-V 곡선을 보았을 때, Gate에 입력된 전압이 저주파로 입력되면 계면에 전하가 축적되면서 축적모드의 capacitance의 maximum 값을 가지지만 고주파로 입력될 시, minimum 값을 가지게 됩니다. 그 이유는 저주파에서는 소수캐리어인 전자가 계면에 모이면서 절연막 관점으로 보았을 때, 유전막의 두께가 얇아지는 효과를 가집니다. 그렇기 때문에 C-V 곡선에서 Capacitance 값이 증가하게 됩니다. 하지만, 고주파에서는 외부에 캐리어 주입이 없기 때문에 고속동작이 어려워 capacitance 값이 증가하지 않게 됩니다. 이것이 바로 MOSFET을 사용하는 가장 큰 이유라고 핧 수 있습니다.

 

NMOS(p-sub)의 C-V 특성

---

[꼬리 1-4]. 왜 MOSFET을 사용하는지 설명해보세요.

MOS Capacitor가 아닌 MOSFET을 사용하는 이유는 바로 고속 스위칭 동작 때문입니다. Inversion 상태가 되기 위해서는 p-type 기판의 다수캐리어 정공보다 더 많은 소수캐리어 전자가 표면에 쌓여야 합니다. 하지만 MOS Capacitor에서 소수캐리어의 축적으로 형성된 반전층 채널을 형성하는데 필요한 시간은 msec 수준입니다. 즉, 1kHz 이상의 빠른 동작이 어렵다는 것을 의미합니다. 그래서 고속 스위칭 동작을 구현하기 위해서는 전자를 기판에서 생성시키는 것이 아닌, source에서 channel로 바로 Injection (주입) 되게 해야 합니다. 이것이 MOSFET에서 Source/Drain을 n+ 고도핑하는 이유라고 할 수 있습니다. 그래서 5족 P원자 같이 전자가 많은 물질을 도핑한 영역을 Gate 옆에 두게 되면 채널이 형성됐을 때, 더 많은 전자들이 게이트전압에 따라 채널로 '확산'에 의해 주입되어 kHz가 아닌 GHz의 빠른 스위칭 동작이 가능한 것입니다. 

 

 

 

---

[질문 2]. MOSFET의 동작 특성에 대해서 설명해보세요.

• Keyword : [Diffusion, Drift, 전류, gate, potential barrier, 전위장벽, junction, pinch-off ]

MOSFET의 동작특성은 소수캐리어의 Diffusion, Drift 특성이 전류에 기인합니다. Gate voltage가 인가됐을 때, Inversion 층이 형성됩니다. Source/Body/Drain의 Energy Diagram을 살펴보면 junction, 접합에 의한 Potential Barrier가 형성됩니다. 그래서 Source의 전자들이 Drain으로 장벽에 의해 넘어가지 못합니다. gate voltage를 인가하면 potential drop이 발생하고 고농도의 source 전자들이 쉽게 channel에 주입됩니다. '이때 전자의 흐름은 확산 메커니즘에 기인합니다.' 이후 Drain bias를 인가하면서 Channel의 carrier이 전계에 의해 Drain으로 Drift 되어 전류 Performance에 기여합니다.  

 

---

[꼬리 2-1]. Pinch-off에 대해서 설명해보세요.

Pinch-off는 Drain voltage에 의해 형성된 Depletion 영역에 의해 Drain side의 channel이 끊어지는 것을 의미합니다. (NMOS를 기준으로 설명드리겠습니다), MOSFET 동작 특성에서 gate voltage는 반전영역의 전하를 제어합니다. 그리고 drain voltage, Vds를 인가하여 전자를 drian으로 뽑아냅니다. Drain에 양전압을 인가하기 때문에, n+p junction인 source 쪽에는 forward bias, 순방향 바이어스가, pn+ junction인 drain 에는 reverse bias 역방향 바이어스가 인가됩니다. 그래서 drain 쪽에 공핍영역이 source보다 drain 쪽에서 훨씬 더 많이 확장이 됩니다. 이때 drain 영역에서 reverse bias에 의해 형성된 공핍영역에 의 확장으로 channel이 끊어지고 이를 pinch off 라고 표현합니다. pinch off가 발생하면 공핍영역 내부에 형성된 강한 전계에 의해 전자가 drift 되어 포화전류 (Saturation current)가 흐르게 됩니다.

---

[꼬리 2-2]. Trans Characteristics, 전달 특성에 대해서 설명해보세요.

전달특성은 MOSFET에서 Id-Vg, drain current와 gate voltage의 관계로 Transistor의 on/off 특성을 나타내는 그래프입니다. Ideal MOSFET은 off current를 최소화시키고 on current를 향상시킴으로써 switching 기울기는 최대한 steep하게 제작해야 합니다. 이 3가지를 만족시키면 소자의 on/off 특성이 매우 우수합니다. 전달특성에서 Threshold voltage, on/off ratio, Subthreshold-swing 과 같은 특성들을 알 수 있습니다.

"이 부분은 뒤에서 더욱 심도있게 교육하겠습니다"

---

[꼬리 2-3]. 문턱전압을 측정하는 3가지 방법에 대해서 설명해보세요.

문턱전압 threshold voltage를 측정하늕 방법은 연구실마다, 혹은 기업마다 다른 방법을 취하고 있습니다. 대표적으로 선형외사법, Projection, gm method 3가지로 알고 있습니다. 첫 번째, 선형외사법은 Id-Vg 그래프에서 ~50mV의 drain voltage를 인가한 후 linear(Id)-Vg 그래프에서 기울기의 접선의 x절편이 Vt이 됩니다. 두 번째는 Id-Vg의 y축에 semi-log를 취한 후 drain current가 대략 ~100nA/um, 즉 drain current가 100nA가 나오는 지점의 x축을 projection 한 값이 Vt가 됩니다. 세 번째, gm method입니다. gm은 transconductance라고 합니다. 이는 gate 전압에 따라 conductance 기울기가 변화함을 의미합니다. drain current에 대해서 편미분을 진행하면 변화량이 가장 큰 지점이 바로 Vt가 됩니다. 

---

오늘 하루도 고생 많으셨습니다.
이것으로 이등병 교육을 마치겠습니다.