[평가 및 분석] FAB 공정 진행 중에는 In-line Monitoring 평가, FAB 공정 완료 후에는 Process Control Monitoring, PCM 평가

FAB 공정은 여러분들도 모두 아시다시피 설계한 회로를 Wafer 상에 Chip으로 제작하기 위한 모든 공정이 포함된 과정을 의미합니다! Wafer가 FAB-out 되기 까지 수많은 공정들이 진행되면서 공정 과정에서 여러 평가를 통해 IC의 완성도를 높여갑니다. 오늘은 그 중 In-line Monitoring에 대해서 다루겠습니다.

---

[질문 1] 반도체 제품의 제작 프로세스에 대해서 간단하게 설명해주세요.

반도체 Chip 제조의 핵심 뼈대인 Si Wafer가 준비가 되면, 설계팀에서 회로를 설계합니다. 설계된 회로의 레이아웃을 기반으로 Mask를 제작하고 Mask가 FAB에 입고되면 제작된 Mask를 이용하여 여러 단위공정을 반복적으로 거치면서 Wafer 상에 설계한 회로의 Chip을 구현합니다. Wafer 상에 Chip을 제작하는 공정을 FAB 공정이라 합니다. FAB 공정 진행중에는 Film의 Thickness, Resistivity, 노광공정에서의 Overlay, CD, 그리고 Defect Classification 등 단위 공정이 정상적으로 완료되었는지 In-line Monitoring을 진행합니다. FAB 공정이 마무리 되면 가공된 Wafer가 FAB-out 되기 전 최종적으로 Wafer level에서 정상적으로 Chip이 엔지니어링 Spec 한계 내에 있다는 것을 보증하기 위한 Process Control Monitoring, PCM 평가를 진행합니다. PCM 평가가 이상없다고 판단된 Wafer가 FAB-out 되면 Wafer 상에 Bump를 올려 각각의 IC가 정상 동작하는지에 대해서 Probe Test를 수행합니다. 이후, Packaging 공정을 진행 후, 최종적으로 제품의 전기적 특성을 평가하는 Final Test를 수행합니다.  

---

[질문 2] In-line Monitoring에 대해서 설명해주세요.

In-line Monitoring은 FAB 공정 과정에서 각 공정 Step 사이에 진행하는 평가입니다. 하나의 박막 layer를 형성하기 위해서 우리는 Depo-Photo-Etch-Cleaning 이 과정을 1 Cycle로 수 백번 진행함으로써 Stack 구조의 반도체 IC를 제작합니다. 수백 번의 Step으로 공정이 진행되면서 공정의 Step과 Step 사이의 Inspection을 통해 Target 조건에 맞게 공정이 진행됐는지 평가를 해야 합니다. 이렇게 라인 공정 진행 과정에서 평가를 하기 때문에 In-line Monitoring 평가라 하며, 평가를 통해 Data를 분석하고 Spec 산포를 관리하여 공정 레시피를 변경하거나 수율을 개선하는 데 활용됩니다.   

---

[꼬리 2.1] Photo 공정에서는 어떤 평가가 진행되는지 설명해주세요.

Photo 공정은 설계 회로 패턴을 포함하는 마스크 내에 이미지를 웨이퍼 상에 전사시키는 공정입니다. 이때, 회로 Pattern이 Wafer 내에 잘 형성 되었는지 평가해야만 적층구조의 Chip을 형성할 때, Target 조건을 만족시킬 수 있습니다. 대표적으로 선폭을 나타내는 Critical Dimension, CD 측정과 Overlay 측정을 통해 엔지니어링 Spec을 만족하는지 평가합니다.

---

[꼬리 2.2] CD 측정이 중요한 이유에 대해서 설명해주세요.

CD측정은 Photo 공정 이후 선폭의 Spec이 Target Spec을 만족하는지 평가하는 과정으로 CD 측정이 Target 조건의 Margin을 벗어나면 수율 저하 이슈를 만들어냅니다. 특히 PR의 CD가 Target보다 크거나 작을 경우, 후속 공정에서 불량을 발생시킬 수 있으며, 후속공정이 Implant 공정일 경우, 주입 해야 할 영역에 이온이 주입되거나 주입되지 않아, 소자의 전기적인 특성의 불량을 야기합니다. 또는 후속 공정이 Etch 공정일 경우, 소자나 배선의 전기적 특성이나 구조의 불량을 야기합니다. 만일 PR의 CD가 후속공정인 Gate Layer를 올리는 경우, 소자의 특성을 결정짓는 Gate Length에 변화가 생겨, 소자의 Performance를 결정하는 Saturation Current나 Static Power의 증가를 야기하는 Leakage Current가 증가하여 Target 대비 중심값이 달라져 산포가 커져 관리가 어려워지게 됩니다. 

---

[꼬리 2.3] CD의 변화를 야기하는 공정 변수에는 무엇이 있는지 설명해주세요.

다양한 공정 조건들이 CD 폭에 영향을 미치지만 가장 큰 영향을 미치는 것은 바로 'Expose Dose'라고 할 수 있습니다. 일반적으로 노광공정에서 Under-Exposure의 경우, PR의 두께가 두꺼워 지면서 PR 잔여물이 제거가 잘 되지 않거나, 후속공정에 악영향을 미칩니다. Over-Exposure 될 경우, PR 두께가 얇아지면서 PR의 쓰러짐 이슈가 발생됩니다. 특히, EUV 공정에서 미세 선폭을 구현하기 위해서는 Exposure Dose 뿐 아니라, PR의 Thickness, LER 평가 등이 원하는 중요 지표가 됩니다. 공정엔지니어는 이러한 Focus Energy Matrix, FEM을 관리하면서 CD의 산포 트랜드를 관리하여 공정을 관리하고 있습니다.

---

[질문 3] Process Control Monitor에 대해서 설명해주세요.

반도체 Chip을 제조하기 위해 단위공정 Cycle이 모두 완료가 되면 가공된 Wafer가 FAB-out 되기 전에 Wafer Level에서 회로를 구성하는 각각의 개별 소자들에 대해서 전기적 특성을 검사하는 PCM 평가를 진행합니다. PCM 평갈흘 진행하는 이유는 반도체 제품 제작 프로세스에서 FAB 공정은 Foundry 사에서 진행하고, 고객사인 Fabless 기업은 FAB의 과정이 정상적으로 진행됐는지 확인할 수 없습니다. 그렇기 때문에 FAB은 고객사에게 공정이 이상없이 잘 진행되었다는 것을 보증하기 위해 PCM 평가를 진행하빈다. PCM 평가는 Chip과 Chip 사이에 Patterning을 삽입해 놓고 평가를 진행합니다. 예를 들면, Chip에 Active Device인 NMOS, PMOS, Passive 소자인 Resistor, Capacitor, Inductor와 같은 소자들을 개별로 Patterning,하여 제작하고 측정을 진행합니다.

FAB에서는 PCM 평가를 통해 공정의 수준을 수치화 합니다. (일반적으로 통계적 용어인 '시그마'로 표현함) 수치화된 항목에 대해서 관리지표가 낮게 나오면 FAB에 개선요청을 하게 되거나, 제품 Margin을 고려하여 FAB에 해당 항목에 대해 개선요청을 진행합니다. PCM 평가는 이후 수율을 개선하거나 Margin을 평가할 때 필요한 핵심 Data입니다. PCM 평가를 통해 얻은 PCM Data와 수율 Data를 Matching함으로써 상관분석을 통해 Target 레시피를 수정하고 수율평가를 재진행합니다. 

---

[질문 4] Probe Test에 대해서 설명하세요.

PCM 평가에서 이상이 없다고 판단된 Wafer에 대해서 실제 IC의 동작에 이상이 없는지 판단하기 위해 Test 회사로 이동합니다. Wafer에 Bump를 올려 각각의 IC에 대해서 다양한 온도, 습도, 동작전압 인가 조건에서 Test를 진행하게 되고 각각의 Chip에 대해서 Pass Chip과 Fail Chip을 구분하고 수율 데이터를 얻을 수 있습니다. 이후 Pass Chip에 대해서 Packaging 공정을 진행하게 됩니다.