[반도체 시사] "미래 반도체의 핵심 'EUV', 그 진화의 끝은 어디?"

현재 EUV 장비가 기업 기술경쟁력이라고 할 정도로 미래반도체 산업에서 매우 중요한 기술로 자리잡고 있습니다. EUV 공정 소식들 꾸준히 받아보실 수 있게 하겠습니다.

---

미래반도체의 핵심 'EUV', 그 진화의 끝은 어디?

2017년 삼성전자가 7나노급 파운드리 공정에 EUV 장비를 처음 적용한 이후 EUV에 대한 관심은 급속도로 높아졌습니다. 네덜란드 ASML 사에서 유일하게 만드는 EUV 장비는 없어서 못 팔 정도라고 합니다. 삼성전자가 초 EUV 공정을 적용한 1세대(1x) 10나노 DDR4 D램 양산을 시작했으며, SK하이닉스도 지난해부터 D램 공정에 EUV 장비를 적용 중에 있습니다.

• 먼저 D램 공정을 위한 멀티패터닝 공정 기술의 경우는 2030년에 나올 전망입니다. 한양대 오혜근 교수는 "EUV 공정이 얼마나 미세한 회로를 구현할 수 있는지는 메모리와 비메모리 반도체를 구분할 필요가 있다"고 말했습니다. "TSMC 등 파운드리 업계가 얘기하는 3nm 노드는 비메모리반도체인 ASIC (주문형 반도체)에 적용되는 이야기입니다.
  
• 비메모리 반도체의 3nm를 메모리반도체로 환산하면 16nm 급이 된다", "EUV 공정을 통해 양자역학적으로 메모리 반도체 소자에 문제가 없다고 알려진 2nm, 3nm 급까지 구현해낼 수 있을 것"이라고 전망했습니다. 현재 30여개의 반도체 층에서 EUV 공정이 적용되는 층은 5개 수준이지만, 향후 적용 비중이 더 커질 것이라고 전망했습니다.
  
  
• EUV 노광공정의 장기적인 전망과 관련하여 "오는 2030년이 2035년에는 EUV에서도 멀티패터닝 기술을 쓸 수 있을 것이라고 보인다", "향후 EUV 공정의 확대와 함께 원자 단위의 크기를 구현하는 AFM(원자간력 현미경) 등의 대체 물질도 등장할 것"이라고 설명했습니다. 
  
  
• EUV 공정에서 ALD의 활요가 높아질 전망입니다. ALD는 Atomic Layer Deposition으로 원자수준인 1옹스트롱(0.1nm) 두께로 다층 증착할 수 있는 기술입니다. 
  
  
• 주요 파운드리 업체가 5nm 이하의 초미세 공정 경쟁을 벌이면서, 더 작은 층을 균일하게 증착하는 ALD가 전 세계적으로 더 많이 활용될 것이라고 전망했습니다. ALD는 현재 D램, 낸드, 로직 등 반도체 산업에서 전반적으로 이미 양산 단계로 활용중에 있습니다. 
  
  
• 전체 면적을 증착하는 것이 아닌 원하는 부분만 선택적으로 증착할 수 있는 ALD 기술도 전 세계적으로 주요 연구기관에서 연구개발 중에 있습니다.
  
• EUV용 펠리클 기술의 진화가 빠르게 진행 중입니다. 펠리클은 EUV용 마스크가 오염되는 것을 방지하는 초박막 형태의 소모성 부품입니다. EUV용 마스크 가격이 5~10억원에 달하는 만큼 EUV 펠리클이 필수적으로 도입되어야 합니다. 다만 EUV용 펠리클 역시 가격이 장당 수천만원 대로 결코 저렴하지 않고, 외부 압력에 매우 민감해 세정이 쉽지 않다는 이슈가 존재합니다.
  
  
• EUV용 펠리클에 어떠한 물리적, 화학적 영향을 가하지 않고도 표면 상의 오염물질을 제거하는 기술을 개발하고 있습니다. 펠리클은 대기 중에서도 스스로 깨질 만큼 매우 얇아서 작은 압력에도 깨져버리고 현재 이를 해결할 수 있는 장비를 연구실 실험단계 정도로 구현했다고 밝혔습니다.
  
• 빠르게 도입되는 EUV 기술과 관련해서, 국내 EUV 관련 R&D 인프라가 매우 미흡합니다. 현재 EUV라는 빛의 특성을 연구할 수 있는 장비를 갖춘 곳은 포항가속기연구소가 유일하다며, 국내 EUV 연구 활성화를 위해서는 인프라를 확충하는게 필요하다는 지적입니다.
  
• 수요 기업 입장에서는 노광장비나 검사 장비 등이 EUV 인프라가 절반정도 갖추어져 있으나, 차세대 공정을 위한 연구 인프라는 수요 기업에서 조차 별로 없는 상황이라며 올바른 EUV 생태계를 구축하기 위해서는 공공성격의 인프라 구축이 아주 시급합니다.

---

미래 반도체의 핵심 'EUV', 그 진화의 끝은 어디? - 전자부품 전문 미디어 디일렉