이전 교육에서는 Fully depleted SOI MOSFET에 대해서 배웠습니다. FinFET의 에서도 완전공핍형 이슈가 존재하는데 이번 장에서 다루어보도록 하겠습니다.
[review] SOI MOSFET
[질문 1]. FinFET에 대해서 설명해보세요.
FinFET은 전류가 흐르는 통로를 지느러미 모양인 Fin 구조로 세우고 gate가 Fin을 다중 또는 전면으로 감싸고 있는 구조의 소자입니다. 초미세 트랜지스터를 제조할 때 가장 큰 이슈는 SCE 효과로 인한 누설전류를 억제하는 것입니다. 이때 게이트의 구동력을 극대화시키기 위해서 게이트가 채널을 감싸는 영역을 넓히기 위해 제안된 구조입니다. 나노소자는 0과 1을 명확히 구분해야 합니다. 하지만 누설전류 때문에 subthreshold slope 특성이 저하되고, short channel effect로 인해 threshold voltage가 작아지면서 on/off 동작이 불가능해지는 이슈가 발생했습니다. 그로 인해, 평면형 단일 게이트 구조가 아닌 3차원 전면 게이트 구조가 Short channel effect, SCE를 억제하는데 솔루션으로 제안되었습니다.
[꼬리 1-1]. 3D구조 소자의 개발 추이에 대해서 설명하세요.
Bulk single gate 소자에서 누설전류를 줄이기 위해 Silicon-On-Insulator, SOI 기술이 도입되어 SOI Signle gate 소자 구조가 채택되었습니다. floating body effect로 인한 current kink effect를 억제하기 위해 fully-depletion 완전공핍형이 요구되면서 body thickness가 점점 더 얇아져야 했습니다. 하지만 body thickness를 줄이는데 한계에 봉착하게 되면서 body thickness를 줄이는 물리적인 depletion 형성이 아닌 하단에 gate를 하나 더 추가함으로써 electric depletion을 구현했습니다. 이를 SOI double gate 소자라고 합니다. 그 이후에는 FinFET, Trig-gate, Pi-gate, omega-gate 그리고 게이트가 전면을 둘러싸는 gate-all-around, GAAFET 3차원 구조로 발전했습니다.
[꼬리 1-2]. FinFET (double-gate) 소자의 이슈에 대해서 설명하세요.
FinFET은 Fin 모양의 body를 양쪽 side에 gate가 감싸는 구조로 수직구조의 double gate 소자입니다. double gate이기 때문에 게이트 구동력이 향상돼서 off current를 잘 억제함으로써 subthreshold 특성을 향상시켰고, channel이 두 개다 보니 on current 향상으로 소자의 성능도 향상됐습니다. 하지만 대부분의 leakage current는 source-body-drain으로 흐르게 됩니다. Fin 역시 body이며, body가 fully depletion, 완전공핍이 되지 않는다면 기존 MOSFET에서 발생했던 Leakage current의 이슈가 동일하게 발생합니다. 그렇기 때문에 FinFET의 Fin을 얇게 정교하게 만들어야 한다는 공정이슈가 발생하게 됩니다. 높은 기술력이 요구되면서 FinFET 제조에 복잡한 공정이 도입되고, 이는 소자 Dimension이 작아지면서 기대했던 원가절감효과를 무시하는 수준에 이르렀습니다.
[꼬리 1-3]. FinFET (double-gate) 소자의 이슈를 해결하기 위한 방법에 대해서 설명하세요.
기존 SOI Double gate FinFET의 개선방법으로 Tri-gate FinFET이 도입되었습니다. 3면을 channel로 사용하기 때문에 double gate FinFET의 장점을 모두 강화했습니다. 또한 Fully depletion을 구현하기 위해 Fin이 완전히 얇을 필요가 없어졌습니다. 3면을 사용하기 때문에 게이트 구동력이 향상되면서 Subthreshold 특성이 향상됐고, 기생 capacitance 성분도 작아서 planar 구조보다 RC swtiching 속도가 약 37% 더 빠른 결과를 가진 것으로 알고 있습니다.
[세부설명] Fully depletion substrate Transistor, DST 제가 앞선 교육 Fully depletion mode가 중요하다고 말씀드렸습니다. FinFET은 3D multi-gate 구조의 소자로 처음 출현 시 미세화트랜드에 맞게 short channel effect를 해결할 획기적인 소자로 주목 받았습니다. 특히 현재 로직쪽에서는 아주 대중적인 기술이 되버렸습니다. High performance의 common한 기술이 되었습니다. 28nm에서 시작해서 7nm까지는 FinFET이 꽉 잡고 있습니다. 최근 기사에 따르면 5nm 까지는 FinFET을 쓰고, 3nm부터는 최초로 Gate-all-around, GAAFET을 적용한다고 합니다. 그 이유는 소자 dimension이 작아지면서 FinFET은 Fin이 점점 더 정교하게 제어되어야 하므로 설계의 유연성과 공정의 한계를 겪습니다. 그래서 4면으로 전류를 제어할 수 있는 GAAFET이 3nm에서 적용된다고 합니다.
FinFET의 Fin은 평면형 단일게이트 관점에서 보았을 때, 그냥 body입니다. 소자 구조의 변화로 소자성능을 향상시킨 것은 맞지만 이 fin이 완전공핍가 되지 않으면 평면형 MOSFET과 마찬가지로 leakage current의 이슈를 겪게 될 것입니다.
위 그림은 device length에 따른 Silicon body (Fin)의 thickness를 나타냅니다. double gate보다 확실히 Tri-gate가 Fin 두께가 여유있는 것을 확인할 수 있습니다.
위 그림을 보시면, gate length와 silicon width, 그리고 height에 따른 fully depletion/partially depletion mode에 관계에 대한 내용입니다. 간단하게 말하면, FIn이 무작정 얇다고해서 fully depletion, 완전 공핍형 모드가 되는 것이 아니라는 것입니다.
Lg 18nm / Fin 15nm vs Lg 45nm / Fin 30nm 
보시는 것과 같이 pMOS의 Lg(18nm)/Fin(15nm) 보다 Lg(45nm)/Fin(30nm) 소자의 performance가 우수한 것을 확인할 수 있습니다.
gate length에 감소에 따라 threshold voltage에 대한 변화량도 커지고, substhreshold swing 특성도 저하되는 것을 확인할 수 있습니다. 이러한 결과 FinFET은 5nm 이하에서 적용하기 어려운 것 같습니다. 그리고 FinFET 소자의 Fully depetion, 완전공핍 소자를 구현하기 위해서는 "gate length = Silicon body (width) = Silicon body (helight)"의 최적의 조건을 고려해서 Fin을 제작해야 합니다. 그렇기 때문에 FinFET technology가 미세공정으로 가면서, silicon thickness(body)와 silicon width(fin width)의 엄격한 specification이 요구됩니다. 그리고 여전히 FinFET은 gate length가 짧아짐에 따라, Vt roll-off/subthreshold 특성 저하 등 short channel effect는 여전히 FinFET에서 극복해야할 과제로 남아 있습니다.
출처 : Review of FINFET Technology, M.Jurczak et.al Advanced Depleted-Substrate Transistors : Single-gate, Double-gate, and Tri-gate, Robert Chau et.al.
최근댓글