반도체 소자는 2차원 구조에서 3차원 구조로 진화했습니다. Bulk single gate → SOI Single gate →SOI Double gate → SOI Omega gate → Gate-All-Around, GAA 소자는 지속적인 트랜지스터 소형화를 위해 단일게이트에서 이중게이트를 이용하여 Sub-10nm 이하급 소자를 발표했지만 sub-5nm 이하 구현의 한계에 봉착합니다.
[Miscellaneous, 미셸 구조] 미셸 구조는 바이오에서 비타민이나 항체들을 인지질 층으로 쌓은 구조로 쉘을 감싼 구조를 미셸 구조라고 합니다. 반도체 소자는 미셸구조처럼 channel을 gate 전체가 감싸는 구조의 소자가 개발되었습니다. 이후 [Multi Channel FET] → [Twin Silicon nanowire FET] → [Multi-Bridge Channel FET] 이러한 유사한 기술들이 바로 Multi-stacking 기술로 알려져 있습니다.
[질문 1]. Gate-All-Around, GAAFET에 대해서 설명하세요.
반도체 소자는 미세화 트랜드에 따라서 2차원 평면형 단일게이트 소자에서 3차원 구조의 소자로 진화했습니다. 반도체 소자 dimension이 작아지면서 생기는 short channel effect, SCE를 억제하며 Leakage current를 최소화 하기 위해서 SOI dual gate, tri-gate 소자와 같이 gate가 채널을 감싸주는 구조를 채택함으로써 SCE를 억제하고, Subthreshold slope을 개선하는 등 소자 performance를 극대화시켰습니다. 하지만 현재 sub-5nm 이하에서 FinFET 구조의 소자는 Scaling의 한계에 봉착했고, channel을 전면으로 감싸는 Gate-All-Around, GAA 구조의 소자가 채택되었습니다. 전면을 Gate가 감싸기 때문에 leakage current를 억제하고, 3D-Stacking 기술을 적용하여 Multi channel을 통해 On current를 극대화시켜 소자 performance를 향상시킬 수 있습니다. 저는 3nm GAA가 파운드리 업계 시장에서 TSMC의 질주를 저지할 수 있는 중요한 기술이라고 생각합니다.
출처 : 삼성전자뉴스룸
[꼬리 1-1]. 3nm GAAFET이 중요한 이유에 대해서 설명하세요.
3nm FET이 중요한 이유에 대해서 반도체 기술추이의 관점과 기업 관점으로 나누어 설명드리겠습니다. 300K의 상온에서 동작하는 반도체 소자 중에 '0'과 '1'을 구분하는 최소크기는 1.5nm입니다. 불확정성 원리에 의해 1bit을 처리하는데 필요한 최소에너지 샤논폰노이만 란다운 공식을 컴바인함으로써 나온 이론적 수치입니다. 1.5nm가 되면 상온에서 0과 1을 구분할 수 없는 상황에 다다릅니다. 즉, 3nm FET 소자 양산에 성공한다면, 사람이 만들어낸 최소의 소자라고 할 수 있습니다. 기업적 관점으로 최근 삼성전자는 3nm 공정에 GAAFET 공정기술을 도입한다고 발표했습니다. 경쟁사인 TSMC사는 그대로 FinFET 공정기술을 적용한다고 발표했습니다. 이번 3nm GAAFET 양산에 성공하게 된다면, 저전력, 고성능의 소자를 제조하면서 압도적인 기술 우위를 점할 수 있다고 생각합니다.
[세부설명] "이론적 최소 크기 1.5nm"
Neumann-Landauer expression
[꼬리 1-2]. Multi Bridge Channel FET, MBCFET 대해서 설명하세요.
MBCFET은 Multi Bridge Channel Field Effect Transistor로 삼성전자의 독자적인 기술로 알고 있습니다. nanosheet의 채널을 여러 개로 stacking 함으로써 On current를 극대화 시켰고 fast switching 고속동작이 가능한 소자를 구현할 수 있습니다. MBCFET 또한 Gate-All-Around, GAA 기술이며 작은 소자 내에서 채널을 적층함으로써 소자 성능을 극대화할 수 있는 소자입니다.
[질문 2]. 차세대 소자에는 무엇이 있는지 설명하세요.
반도체 소자는 현재 공정, 소자 구조의 변화를 이용해 소자 performance를 향상시켜왔습니다. 공정과 소자의 구조의 변화가 가능했던 것은 Si의 이점 때문이었고, 초미세공정이 도래하면서 점점 이점이 줄어들고 있습니다. 그래서 차세대 소재의 도입이 요구된다고 생각합니다. 이제는 graphene, CNT, Ge 과 같은 잠재력있는 소재가 사용될 것으로 예상됩니다. 특히 mobility 관점에서 InSb는 실리콘보다 50배 이상의 carrier mobility 특성을 가집니다. Ge 또한 Si보다 큰 mobility를 가지고 있습니다.
[꼬리 2-1]. 새로운 소재의 도입에 대한 이슈는 무엇이 있나요.
아무래도 새로운 소재의 가장 큰 이슈는 공정 이슈라고 생각합니다. 에피층 성장, 기계적, 화학적 안정성 등 고려해야할 특성들이 많이 있습니다. Ge는 Si와 lattice mismatch가 약 4.7% 정도입니다. mismatch가 클수록 에피층 성장이 어렵습니다. 또한 Si이 오랜 시간 채택되었던 이유는 Conformal하게 SiO2 성장이 가능하다는 것이었습니다. Ge이나 GaAs와 같이 Si을 대체할 화합물반도체는 High-k 소재의 oxide와의 궁합도 고려해야 하며, Si의 물리적, 화학적 안정성을 대체할 수 있는지, 소자 performance 향상 외에 소재 자체에서 발생하는 이슈를 고려해야만 합니다.
반도체 소자 part의 끝이 보이기 시작했네요. 추가적인 내용이나 이해가 되지 않는 부분은 꼭 피드백 부탁드리겠습니다. 감사합니다. feat. 교관 홍딴딴.
최근댓글