오늘 다룰 내용은 CVD 장비의 구성과 관리 Factor에 대해서 다루어볼 예정입니다. CVD는 단순히 박막 증착만을 위한 장비가 아닙니다. Wafer를 오염없이 Transfer하고, 정해진 두께와 균일도로 박막을 증착하고, 증착결과를 수치로 검증하는 전체적인 시스템으로 봐야죠.
각 관리 인자을 의미를 이해하면 증착공정 엔지니어로서 장비 운용과 공정 이슈 해결의 기초를 다질 수 있을 것입니다.
[기초 4-1] FOUP에서 CVD 챔버까지 Wafer의 이동 경로를 순차적으로 설명해주세요.
300mm(12") Wafer를 처리하기 위한 CVD 장비에서 Wafer의 이동 경로에 대해서 설명드리겠습니다. Wafer를 보관한 FOUP이 Load Port에 배치되면, Front Robot이 FOUP에서 Wafer를 꺼내 Aligner로 이송합니다. Aligner에서 Wafer의 방향을 정렬한 후, LoadLock 챔버로 이동하게 됩니다. LoadLock 챔버에서 진공 초기 환경 조건을 잡아준 뒤 압력이 Main Chamber 수준으로 낮아지면 Transfer Module(TM) 안의 Robot이 Wafer를 받아 Process Chamber로 이송합니다. 이후 증착공정이 진행되고, 공정이 완료되면 역순으로 Wafer가 반환됩니다.
[딴딴's T.M.I] FOUP (Front Opening Unified Pod) 여러분들 FOUP은 Wafer를 외부 오염과 충격으로부터 보호하며 이송하는 밀폐 용기입니다. Wafer 25wfs를 1LOT으로 구성되고, 1LOT을 수납할 수 있는 용기라고 보시면 됩니다. 반도체 Fab 내에는 AVG(자동 이송 차량)이나 OHT(천장 이송 시스템)으로 FOUP 상태로 장비 간 이동합니다. (반도체 관련 뉴스에서 Fab 라인 영상을 한 번 쯤은 보셨을거에요!)
[딴딴's T.M.I] LoadLock 챔버의 역할 연구실에서 공정 장비를 다루어본 경험이 있으신 분들은 메인 챔버에 Wafer가 다이렉트로 로딩되지 않고, 작은 챔버를 거쳐서 로딩됩니다. 이는 보통 고진공 환경에서 진행되어야 하는 공정이나, 이물에 취약한 공정일수록 이러한 방식으로 장비가 설계됩니다. 이 작은 챔버가 바로 LoadLock 챔버죠. LoadLock은 외부 대기압과 고진공 챔버 사이를 연결하는 압력 완충 챔버입니다.Wafer가 대기에 직접 노출된 상태에서 진공 챔버로 로딩될 경우 수분과 기체가 함께 유입되어 오염이 발생할 수 있습니다. LoadLock에서 먼저 초기 진공을 잡아준 뒤 챔버로 Wafer를 진입시킴으로써 챔버 내 오염을 방지하고 공정 진공도를 안정적으로 유지할 수 있죠.
PECVD 공정의 박막 증착 Mechanism을 설명드리겠습니다. 증착에 필요한 Gas (ex. SiH4, N2O)가 챔버 내 주입구를 통해 공급됩니다. 이후 챔버 상부의 Showerhead를 통해 Gas가 Wafer 표면 전체에 균일하게 분사됩니다. 동시에 RF Power를 인가하여 Plasma를 형성하고, Plasma 상태에서 Gas 분자들이 이온과 Radical로 활성화되어 Wafer 표면에 화학 반응을 통해 Target 박막을 증착하게 됩니다. 이후 반응으로 형성된 부산물은 휘발성 기체 형태로 진공 Pump에 의해 외부로 배출됩니다.
[딴사's T.M.I] Showerhead 챔버 상부에 위치한 가스 분배 장치입니다. 설비엔지니어를 준비하시는 분들이라면 이런 구성품들의 명칭 정도는 숙지하고 계셔야 합니다. 수백~수천 개의 작은 구멍을 통해 반응 가스를 Wafer 전면에 균일하게 분사합니다. Showerhead의 구멍의 분포와 크기가 Gas 분포 균일도와 나아가 박막 두께 균일도에 직접적인 영향을 줍니다. PECVD에서는 Showerhead 자체가 상부 전극(Upper Electrode) 역할을 하기도 합니다.
[기초 4-3] CVD 장비에서 박막 두께 균일도는 어떻게 계산하고 관리하는 지 알고 있나요?
Uniformity란 Wafer 전면에 증착된 박막의 두께가 Center와 Edge 영역에서 얼마나 균일한지를 나타내는 지수입니다. 그래서 보통 Wafer 전면의 두께의 Max와 Min. 값의 차이를 두께 평균으로 나누어 산출할 수 있습니다.
따라서, Uniformity 값이 작을수록 Wafer 전면에 균일한 두께의 박막이 증착되었음을 판단할 수 있습니다. Uniformity가 저하되면 Wafer Center/Edge 간 혹은 Local 영역의 두께의 Variation이 발생하고 후속 식각 공정에서 두꺼운 영역은 Un-Etch가 얇은 영역은 Over-Etch가 발생하여 Pattern의 편차를 발생시킵니다. 이는 소자 관점에서 Vth, Current 특성 등 Mismatch를 유발하고 수율 Loss로 이어질 수 있습니다.
[꼬리 4-3-1] Wafer의 Center/Edge Uniformity 차이가 발생하는 원인은 무엇인가요?
Center/Edge 간의 In-wafer Variation이 발생하는 원인은 다양하지만 증착 공정 관점에서만 말씀드리자면, Wafer Center와 Edge에서의 Gas의 유동 패턴과 온도 분포의 차이가 가장 큰 영향을 미치기 때문입니다. Wafer 중앙에는 주입된 Gas가 가장 먼저 도달하고, Edge로 갈수록 이미 반응에 사용된 가스들이 도달하게 됩니다. 또한, Wafer 가장 자리는 Chamber 벽에 더 가깝기 때문에 Thermal Loss(열 손실)이 달라 온도 분포에 차이가 발생하게 됩니다. 따라서, Showerhead의 설계, Gas 유량의 균일한 분배, Heater 온도 Profile 최적화로 Center/Edge 간의 공정 Variation을 최소화 시켜야 합니다.
[기초 4-4] Depo. Rate과 WER를 정의하고 증착 공정에서 어떻게 활용하는 지 알고 있나요?
Depo. rate은 말 그대로 증착속도로 단위 시간 당 증착되는 Target 박막의 두께로 정의합니다. WER은 Wet Etch Rate으로 CVD 박막을 BOE(Buffered Oxide Etchant)같은 습식 화학물로 시간당 박막을 제거하는 양으로 정의합니다.
Depo. Rate이 너무 낮으면 같은 두께를 증착하는 데 시간이 오래 걸려 공정 장비의 생산성이 낮아지게 됩니다. 반면 Depo. Rate이 너무 높으면 박막 균일도나 막질 품질이 저하될 수 있습니다. WER은 박막의 밀도와 품질을 간접적으로 나타내는 지표가 됩니다. WER이 낮을수록 박막밀도가 높고 막질 원자간의 결합이 강하다는 것을 의미합니다. 반대로 WER이 너무 높으면 막질 내 원자간의 결합이 느슨하기에 절연막의 경우 절연 특성이 나쁠 수 있습니다. 일반적으로 WER의 경우, 가장 Oxide 품질이 우수한 Thermal Oxide 막질을 기준값(WER=1)으로 공정 장비 별 상대적인 비율로 관리합니다.
[딴사's T.M.I] BOE (Buffered Oxide Etchant) 대학원 시절 정말 많이 사용했던 화학용액 중 하나가 바로 BOE인데요. BOE는 불산(HF)을 NH4F로 완충한 습식 식각용액입니다. 보통 SiO2 막을 선택적으로 Wet Etch 할 때 사용되는 용액이죠. BOE로 CVD Film을 식각한 속도를 Thermal Oxide의 식각 속도와 비교함으로써 CVD Film의 품질인 Density, Defect Intensity를 상대적으로 평가할 수 있습니다. 동일 공정 조건에서 만들어진 Thermal Oxide는 앞서 언급했듯이 WER=1로 기준값으로 사용됩니다.
[기초 4-5] Fab에서 CVD 장비 Main Body, Pump, Gas 공급 장치의 배치 방식과 그 이유를 알고 있나요?
일반적으로 Fab에서 CVD 장비의 배치는 Clean Room과 서브 Fab을 분리하는 방식으로 구성됩니다. Main 장비 Body는 Clean Room에 배치되는 것으로 알고 있습니다. Wafer와 직접 접촉하는 챔버가 있기 때문에 Particle 기인 오염관리가 필수적인 공간에 위치해야만 합니다. Main Duct와 Main Scrubber, Pump와 Gas 공급장치는 서브 Fab에 배치하고 유지 관리합니다.Pump, 배기 시스템, Gas 캐비넷 등 대형 장치들은 Clean Room 밖에 두어 공간 효율과 유지 보수성을 높이는 구조입니다. 이렇게 분리 배치하게 될 경우 Clean Room 내 오염 발생을 최소화 하고, 서브 Fab에서 정기 유지보수 작업을 하는 동안 Clean Room 내 생산을 방해하지 않을 수 있습니다.
[기초 4-6] CVD 설비가 반드시 충족해야 하는 요구사항은 무엇이 있을까요?
음.. CVD 장비가 반드시 만족해야 하는 요구조건은 크게 세 가지로 답변 드릴 수 있을 것 같습니다. 첫 번째는 Target한 막질 두께를 정확하게 형성하는 것입니다. 두 번째는 Wafer 전면에 균일한 두께의 막질을 형성하는 Uniformity입니다. 세 번째는 Particle 오염을 최소화 하여 이물성 기인 Yield Loss를 최소화 하는 것입니다.제가 생각하는 양산공정에서는 이 세 가지가 증착 공정에서 가장 중요하다고 생각되며, 이를 위해 Gas Flow, 공정 압력, RF Power, Heater Temp 등의 공정 변수를 정밀하게 제어하고 모니터링하는 것이 엔지니어의 책무라고 생각합니다.
오늘은 CVD 장비의 관리되어야 하는 인자들에 대해서 다루어보았습니다. 다음은 좀 더 심화된 내용으로 찾아뵙겠습니다.
