세로형
반응형
Recent Posts
Recent Comments
Link
관리 메뉴

딴딴's 반도체사관학교

[딴딴's 직무 Master] Session 1-9. Dishing & Erosion, Pattern Density / Dummy Pattern의 중요성 본문

딴딴's 개인노트 (반도체 Master)

[딴딴's 직무 Master] Session 1-9. Dishing & Erosion, Pattern Density / Dummy Pattern의 중요성

캡틴 딴딴 2026. 9. 23. 21:26
반응형

 


[심화 9-1] CMP 공정에서 Dishing과 Erosion의 발생 조건은 어떻게 다른지 알고 있나요.

Dishing과 Erosion 모두 Over Polishing 기인 불량 유형이지만, 발생하는 Pattern 조건에서 차이가 있습니다.
Dishing의 경우 Iso. Pattern (넓은 Pattern) 영역에서 발생합니다. 예를 들어, Cu 배선 공정 과정에서 CMP 공정을 진행할 경우, Pad가 Cu 위를 눌러 Cu와 Pad 사이에 국소적으로 높은 압력이 발생합니다. 단단한 주변 SiO2 대비 연마속도가 더 빨라지기 때문에, Over-Polishing이 진행되고, 절연막 대비 Cu가 더 많이 연마 되면서 막질이 움푹 파이는 Dishing 현상이 발생합니다. 그로 인해 Cu 배선의 두께가 감소 기인 저항이 증가할 수 있으며, 막질 단면이 불균일해지면서 금속 배선의 신뢰성이 저하될 수 있습니다. 

Erosion의 경우 Pattern Density가 높은 영역에서 발생합니다. 예를 들어 금속과 절연막이 혼합된 영역에서 금속 배선 Pattern이 Dense할 경우, 고밀도 Pattern 영역에서는 CMP 압력이 국소적으로 집중되고 연마 중 Slurry가 더 많이 공급되면서 Stopper 막질도 일부 연마가 됩니다. Over-Polishing이 진행되면 배선 사이의 절연막 뿐만 아니라 Stopper까지 전체적으로 표면 연마가 되는 Erosion이 발생하게 됩니다. 그 결과 층간 절연막 (ILD) 두께가 감소하여 절연 특성 저하 및  기생 저항 & Cap 성분 증가로 인해 IR Drop 및 RC Delay 문제가 발생할 수 있습니다.


[심화 9-2] Dishing과 Erosion이 동시에 발생하는 이유에 대해서 설명하세요.

실제 반도체 Layout 시 넓은 Isolated Pattern과 좁고 Dense한 Pattern 영역이 혼재합니다.  Iso. Pattern 영역에서는 Dishing이 Dense Pattern 영역에서는 Erosion이 각각 발생합니다. 그렇다고 하여 CMP 공정 조건을 한 쪽에 맞추게 되면 다른 쪽이 나빠지는 Trade-off가 있어, 두 결함을 최소화하는 최적 조건을 찾는 것이 CMP 레시피 개발의 과제라 할 수 있습니다.


[심화 9-3] 동일한 Pattern Density에서도 Dishing과 Erosion 결과가 다른데 그 이유는요?

Pattern Density가 동일하다 하더라도, Pattern의 배열 방식과 개별 Pattern Size에 따라 Dishing과 Erosion의 양상이 달라집니다. 예를 들어, Pattern Density가 50%라 할 때, 큰 Pattern 하나로만 이루어진 경우와 작은 Pattern 여러 개로 이루어진 경우 서로 다른 거동을 보이게 되는 것입니다. 큰 Pattern 하나인 경우 Pad가 Pattern 내부로 더 깊게 눌려 Dishing이 심해집니다. 작은 Pattern이 여러 개인 경우 Pad가 Pattern 사이를 눌러 Stopper도 함께 연마되면서 Erosion이 심해집니다.

또한, Pattern의 배치와도 연관이 있습니다. 동일 Pattern Density 임에도, Pattern이 한 곳에 집중된 경우와 고르게 분산된 경우 Slurry의 흐름과 압력의 분포가 달라지기 Dishing과 Erosion의 양상이 달라지게 됩니다. 이러한 이유로 Pattern 크기와 Density를 동시에 고려한 Dummy Pattern의 설계가 반도체 공정에서는 매우 중요합니다.


[심화 9-4] CMP 공정에서 Pattern Density를 고려해야 하는 이유를 설명해주세요.

CMP에서의 Pattern Density는 단위 면적당 연마되는 막질 면적의 비율입니다. Density가 높은 영역에서는 Etchant인 Slurry 연마제 소모가 많기 때문에 Removal Rate이 저하되는 Micro-loading effect이 발생합니다. 반대로 Density가 낮은 영역은 연마율이 높아지게 됩니다. 이러한 Density에 의존하여 R/R 차이가 발생하는 것이 Erosion 발생의 근본 원인이 됩니다. Photo 공정에서도 Pattern Density가 Focus와 CD 균일도에 영향을 주는 것처럼, Etch 공정에서도 Pattern Density가 Etch Rate와 CD 균일도에 영향을 주는 것처럼 CMP에서도 역시 Pattern Density가 Defect 발생에 큰 영향을 주게 됩니다. 


[심화 9-5] Dummy Pattern을 설계하여 Iso. Pattern의 Dishing과 Dense Pattern의 Erosion을 동시에 완화하는 메커니즘을 설명해주세요.

Dummy Pattern은 실제 반도체 IC에서 회로에 연결되지 않는 가짜 패턴입니다. 기능은 없지만 물리적으로 CMP 공정 연마에 참여하여 연마 균일도를 향상시킵니다.

Iso. Pattern의 경우 Dummy Pattern을 삽입할 경우, Pattern이 조밀해지면서, Pad가 더 이상 넓은 영역에서 깊이 눌리지 않기 때문에 Dishing이 완화됩니다. 마찬가지로 Dense Pattern 영역과 Iso. Pattern 영역 사이의 Dummy Pattern으로 Pattern Density를 유사하게 맞추어 주게 되면 영역 간의 R/R 차이가 감소하고 Slurry 공급 불균일에 의한 Erosion을 억제하게 됩니다. 또한, Dummy Pattern이 절연막 대신 일부 연마 힘을 받음으로써 Stopper가 Over-polishing 되는 것을 방지할 수 있습니다.


[심화 9-6] 그럼. 무조건 Dummy Pattern을 삽입하기만 만사형통인가보네..? 다른 고려해야 할 사항은 없나요?

Dummy Pattern은 CMP 균일도 측면에서 필수적입니다. 하지만 Dummy Pattern은 전기적으로 Floating 상태이기 때문에, 인접 소자에 기생 Capacitance 영향을 줄 수 있기 때문에 설계 부서와 몇 가지 협의가 필요합니다. Dummy Pattern이 금속 Pattern일 경우 Power Line이나 Signal Line에 가까이 형성될 경우, 기생 Cap 성분이 증가하여 RC Delay가 증가할 수 있습니다. 따라서, 인접 Dummy Pattern을 접지하거나 회로적으로 안전한 위치에 배치하는 Dummy Design 규칙이 필요합니다. 공정마다 Dummy Pattern에 대한 Guide가 있으며, Physical Design에서 EDA Tool에서 Dummy Fill 기능을 통해 Dummy Pattern을 삽입합니다.


[심화 9-7] 준비를 잘 하셨습니다. 그럼 금속 배선에서 Dishing과 Erosion이 전기적 특성에 미치는 영향에 대해서 설명해보세요.

Metal Layer에서 Dishing이 발생할 경우 배선의 단면적이 감소하게 되면서 저항이 기존 설계 Target 대비 증가하게 됩니다. 그로 인해 RC Delay 증가로 소자나 IC 동작 속도가 저하되면서 Function 불량이 발생할 수 있습니다. Erosion이 발생할 경우 Metal 간 Stopper가 과다 제거되면서 배선 간 절연막 두께가 Target값보다 얇아지게 됩니다. 그로 인해 기생 Cap. 성분이 증가하면서 역시 RC Delay가 커지게 됩니다. 따라서, 금속 배선 공정 시 Dishing과 Erosion을 예측하여 CMP 공정 후에도 최소 필요 단면적이 확보될 수 있도록 배선 폭을 설계 단에서 마진을 확보할 필요가 있습니다.


[심화 9-8] Low-k Dielectric과 CMP 공정의 영향을 설명해주세요.

Back-end 공정에서는 RC Delay를 줄이기 위해 배선 간 절연막으로 Low-k Dielectric 소재를 사용합니다. 그러나, Low-k 소재의 경우 기계적 강도가 대체로 약하기 때문에 CMP 압력에 의해 Crack이 발생하거나 절연막이 손상될 Risk가 있습니다. 또한 Low-k 재료는 탄성이 낮아 Pad와의 마찰 특성이 일반적인 SiO2와 다르기에 CMP 조건 최적화가 상당히 어렵습니다. 따라서 CMP 압력 제어, Soft Pad 사용, Slurry 최적화 등을 통해 Low-k Dielectric 손상을 최소화하는 연마 공정이 Key Challenge라 할 수 있습니다.


[심화 9-9] Soft Pad와 Had Pad를 선택하는 기준에 대해서 알고 있나요?

Hard Pad의 경우 Shore D 경도가 높은 Pad로 Pad 표면이 딱딱합니다. Wafer와의 접촉 면적이 높고 높은 국소적인 압력이 가해지기에 연마율이 높고, Wafer 내 연마 균일도가 높다는 장점이 있습니다. 하지만, 넓은 패턴 영역에서는 Pad가 깊이 눌려 Dishing이 발생할 Risk가 높습니다.
Soft Pad의 경우 Shore A 경도가 낮아 Pad 표면이 부드럽습니다. 연마 시 Wafer와의 접촉이 넓게 분산되기 때문에, Pad가 Pattern 내부로 깊이 눌리지 않아 Dishing이 감소되는 장점이 있습니다. 하지만 Wafer 연마 균일도가 Hard Pad 대비 상대적으로 저하됩니다.

최신 CMP Pad는 상부층인 연마 계면에는 Hard Pad, 하부층에는 Soft로 조합한 Hard/Soft 이층 구조의 Pad를 사용합니다. Hard 층이 높은 연마율과 균일도를 담당하게 되고, Soft 층이 국소 압력을 분산하여 Dishing을 억제합니다. 

따라서 Planarization 평탄화 목적의 CMP 공정은 Hard Pad로 빠르고 균일하게 연마를 우선적으로 하고, Isolation CMP의 경우 특히 Cu/W 막질은 Soft Pad 또는 Hard/Soft 이층 Pad로 Dishing을 억제하는 연마공정을 진행합니다.


오늘 하루도 고생 많으셨습니다!
충성!
반응형
그리드형(광고전용)